欢迎光临
我们一直在努力

Cadence APD and SiP ---DIE stack & 修改原点 & 删除dangling line & 检查Via overlap & 居中走线(4)

目录

0. DIE & BGA 的扇出

1. Die-stack Editor(裸片堆叠编辑器)

1.1 界面核心区域与参数说明

1. 顶部配置区

2. Stack Placement(堆叠放置)

3. Die stack members(堆叠成员)

4. 操作与预览

​编辑

2. Allegro封装原点修改

3. 删除dangling line

1. Line Smoothing Eliminate(消除平滑对象)

2. Line Smoothing Line Segments(线平滑线段)

4. 自动增加测试点

5. 检查Via overlap;

6. allegro 居中走线操作方法

7. 邻层挖空工具的使用

8. 关于字体的选项和说明

9. 使用Convert功能实现走线和铜皮的转换

10. 基板或者PCB上的元器件一次性导出


本文详细介绍了Cadence Allegro工具中PCB设计的10项关键操作:

1. BGA/DIE自动扇出设置步骤及参数说明;

2. 裸片堆叠编辑器功能与界面参数;

3. 封装原点修改方法;

4. 悬吊线检查与删除技巧;

5. 自动添加测试点流程;

6. 过孔重叠检查;

7. 走线居中处理方法;

8. 邻层挖空工具使用;

9. 字体设置与修改;

10. 走线与铜皮转换功能。

同时提供了元器件库批量导出操作指南,包含封装、焊盘等资源的导出设置。这些操作涵盖了PCB设计中的封装处理、布线优化、制造检查等关键环节。

0. DIE & BGA 的扇出

在做本次操作前,请用户自行将所有的padstack 全部创建完成,点击【Route】→【Create Fanout】,打开创建扇出参数设置界面。设置扇出参数,点击确认,可以看到,选中的BGA器件已按所选设置自动进行扇出。

Create Fanout Parameters界面说明

赞(0)
未经允许不得转载:171主机测评 » Cadence APD and SiP ---DIE stack & 修改原点 & 删除dangling line & 检查Via overlap & 居中走线(4)
分享到: 更多 (0)

评论 抢沙发

  • 昵称 (必填)
  • 邮箱 (必填)
  • 网址