做工业产品，EMC认证是绕不过去的坎。
很多工程师对EMC的态度是："先把功能做出来，EMC最后再说"。结果功能都调好了，送到认证实验室，辐射发射超标、静电打死机、浪涌打坏电源，整改改了一轮又一轮，认证费花了几万，产品上市时间拖了半年。
EMC不是"最后调一调"就能过的，它是设计出来的，不是整改出来的。这篇文章从原理、设计、整改三个层面，把工业产品EMC设计的关键点讲透。
一、先搞清楚：EMC到底测什么？
很多人说EMC，其实说不清楚EMC到底包含哪些测试项目。先把概念理清楚。
EMC（Electromagnetic Compatibility，电磁兼容性）分两大部分：
EMI（Electromagnetic Interference，电磁干扰）： 你的设备不能干扰别人。测的是你的设备对外发射了多少电磁能量。
EMS（Electromagnetic Susceptibility，电磁抗扰度）： 你的设备不能被别人干扰。测的是你的设备在外界电磁干扰下能不能正常工作。
具体测试项目：
EMC测试项目一览：
工业产品最常挂的三个项目是：辐射发射（RE）、静电放电（ESD）、浪涌（Surge）。这篇文章重点讲这三个，顺带讲EFT。
二、辐射发射（RE）：你的设备为什么会"唱歌"
辐射发射是EMI里最容易挂的项目，也是最难整改的。很多人不理解：我的设备又没有天线，为什么会辐射电磁波？
2.1 辐射的本质：任何交变电流都会辐射
麦克斯韦方程组告诉我们：变化的电场产生磁场，变化的磁场产生电场。只要有交变电流流过导线，就会产生交变电磁场，就会向外辐射。
所以，你的设备里到处都是"天线"：
电源线是天线
信号线是天线
PCB走线是天线
设备内部的排线是天线
甚至设备的外壳缝隙也是天线（缝隙天线）
辐射强度和什么有关？三个因素：
1. 电流的变化率（di/dt）：变化越快，辐射越强。这就是为什么高速信号（DDR、USB、HDMI、PCIe）是辐射大户——它们的上升沿只有几百皮秒，di/dt极大。
2. 电流的回路面积：回路面积越大，辐射越强。这是EMC设计最核心的原则之一——最小化电流回路面积。
3. 频率：频率越高，辐射效率越高。低频信号辐射效率低，高频信号辐射效率高。
辐射强度的近似公式：
E ∝ I × f² × A / r
其中E是电场强度，I是电流，f是频率，A是回路面积，r是距离。
可以看到，频率是平方关系，影响最大。这就是为什么DDR从1600Mbps升到4266Mbps，辐射问题会严重很多——频率翻了2.6倍，辐射强度理论上翻了近7倍。
2.2 辐射的三个路径：差模辐射、共模辐射、缝隙辐射
很多人以为辐射就是"信号辐射"，其实辐射分三种机制，整改方法完全不同。
差模辐射（Differential-Mode Radiation）：
信号电流走出去，流回来，形成一个电流环路。这个环路就像一个小线圈天线，会辐射电磁波。
差模辐射的特点：
辐射强度和信号电流成正比
辐射强度和回路面积成正比
主要辐射源是高速信号回路（DDR、时钟、USB等）
辐射方向有方向性（和环路平面垂直的方向最强）
差模辐射的控制方法：
最小化回路面积：这是最根本的方法。信号走线下面要有完整的参考平面，让回流路径最短。不要跨分割，不要让回流绕路。
降低信号的di/dt：在满足时序的前提下，尽量用慢一点的驱动强度（很多SoC的IO驱动强度是可配置的）。加串联端接电阻（22至33Ω），减缓上升沿。
差分信号走差分对：差分信号的电流方向相反，辐射互相抵消。但要保证差分对等长、等距、紧耦合，否则抵消效果差。
共模辐射（Common-Mode Radiation）：
共模辐射是最头疼的，也是辐射发射超标的主要元凶。共模电流是指在信号线和回流线上方向相同的电流——本来应该方向相反的，结果有一个小的同向分量。
共模辐射的特点：
共模电流通常很小（微安到毫安级），但辐射很强
共模辐射的"天线"通常是外接电缆（电源线、USB线、网口线），电缆长度刚好是波长的几分之一，辐射效率极高
共模辐射是全向的，没有方向性
共模辐射通常是高频段（100MHz以上）超标的主因
共模辐射是怎么产生的？几个常见来源：
4. 地弹（Ground Bounce）：芯片的地和PCB的地之间有电感，电流变化时产生电压差，导致信号的共模电压
5. 参考平面不完整：回流路径不连续，产生共模电流
6. 电源噪声耦合：电源上的噪声耦合到信号上，产生共模分量
7. 不平衡的差分对：差分对不等长或不等距，差模转共模（Mode Conversion）
共模辐射的控制方法：
共模扼流圈（Common-Mode Choke）：在接口处（USB、HDMI、网口、电源入口）加共模扼流圈，对共模电流呈高阻抗，对差模信号无影响。这是最常用也最有效的方法。
接口地和数字地隔离：接口的保护地（机壳地）和数字地之间用电感或磁珠连接，高频下隔离，避免共模电流流到外接电缆上。
降低地弹：芯片的地引脚多加过孔，减小接地电感。电源和地之间加足够的去耦电容。
保证参考平面完整：高速信号不要跨分割，回流路径要连续。
缝隙辐射（Aperture Radiation）：
如果设备有金属外壳，外壳上的缝隙、开孔、通风孔都会成为"缝隙天线"，把内部的电磁波辐射出去。
缝隙辐射的特点：
当缝隙长度接近波长的1/2时，辐射效率最高
比如300MHz的波长是1米，1/2波长是50厘米——外壳上的接缝如果有50厘米长，就是很好的缝隙天线
通风孔如果是长条孔，也会成为缝隙天线
缝隙辐射的控制方法：
接缝处加导电衬垫：EMI导电衬垫（导电橡胶、铍铜簧片）填充接缝，保证电气连续
缩短接缝长度：增加螺钉间距，每隔一定距离打一个螺钉，把长接缝分成短接缝。一般螺钉间距不超过最高频率对应波长的1/20。
通风孔用圆孔不用长条孔：圆孔的辐射比长条孔小很多。如果必须用长条孔，孔的长度要小于最高频率波长的1/20。
金属外壳要良好接地：外壳和PCB的地之间用低阻抗连接（多个接地点），不要只接一个点。
2.3 辐射整改的实战流程
如果产品送到实验室，辐射发射超标了，怎么整改？按这个流程来：
第一步：确定超标频率和极化方向
实验室会给你一个频谱图，标出哪些频率点超标，是水平极化还是垂直极化超标。这个信息很重要，不同频率和极化方向对应不同的辐射源。
30至300MHz低频段超标：通常是共模辐射，辐射源是外接电缆（电源线、信号线）。重点查电缆和接口滤波。
300MHz至1GHz中高频段超标：可能是共模辐射，也可能是差模辐射。如果是时钟频率的谐波（比如50MHz时钟的6次谐波300MHz、7次谐波350MHz），通常是差模辐射，重点查时钟和高速信号。
1GHz以上超高频段超标：通常是高速信号（DDR、USB3.0、PCIe）的辐射，重点查高速信号的完整性和屏蔽。
第二步：定位辐射源
知道了超标频率，怎么定位是哪个部件在辐射？几个实用方法：
8. 近场探头扫描：用近场探头（磁场探头和电场探头）在PCB上方扫描，看哪个位置的辐射最强。近场探头可以自己做（用同轴电缆做一个小环），也可以买专业的。
9. 拔电缆法：如果拔掉某根电缆（比如USB线、网口线），辐射就降下来了，说明这根电缆是辐射天线，重点查这个接口的共模滤波。
10. 触摸法：用手触摸PCB上的某个芯片或走线，如果辐射明显变化，说明这个位置是辐射源。
11. 降频法：如果把DDR或时钟频率降低，辐射就降下来了，说明是这个高速信号在辐射。
第三步：针对性整改
定位了辐射源，就可以针对性整改：
外接电缆辐射：加共模扼流圈、接口加滤波电容、电缆加磁环（套在电缆上的铁氧体磁环）
时钟信号辐射：时钟走线加串联电阻、时钟线包地（上下左右都用地线包围）、时钟芯片加屏蔽罩
DDR信号辐射：DDR走线严格等长、参考平面完整、DDR颗粒上方加屏蔽罩、降低DDR驱动强度
缝隙辐射：接缝加导电衬垫、增加螺钉、通风孔改圆孔
电源辐射：电源入口加EMI滤波器（X电容、Y电容、共模电感）、电源模块加屏蔽罩
第四步：验证和回归测试
整改后要重新测试，确认超标点降下来了，同时没有引入新的超标点。EMC整改经常是"按下葫芦浮起瓢"——改了A点，B点又超标了。所以每次整改后都要做完整的频谱扫描，不要只看原来的超标点。
2.4 辐射设计的几个常见误区
误区1：加磁环就能解决辐射问题
磁环只对共模辐射有效，对差模辐射无效。而且磁环要套对位置（套在电缆的根部，靠近设备接口处），套在中间效果差。磁环的阻抗和频率有关，要选对对应频段的磁环，不是随便套一个就行。
误区2：屏蔽罩一盖，辐射就没了
屏蔽罩不是万能的。如果屏蔽罩没有良好接地（只有一个点接地，或者接地阻抗高），屏蔽罩反而会成为"二次辐射体"——内部的电磁波激励屏蔽罩，屏蔽罩再辐射出去，效果比不盖还差。屏蔽罩要多点接地，接地间距不超过最高频率波长的1/20。
误区3：走线包地就一定能降低辐射
走线两侧加地线（包地）确实能降低辐射，但前提是这些地线要通过密集的过孔连接到参考平面。如果地线只是一根走线，没有过孔，反而会成为天线，辐射更强。包地的地线每隔一定距离（不超过1/20波长）就要打一个地过孔。
误区4：辐射超标就是因为频率太高
频率高只是因素之一，回路面积和di/dt同样重要。很多时候辐射超标不是因为频率高，而是因为回路面积太大（参考平面不完整、回流绕路）或者di/dt太大（驱动强度太高、没有端接）。先查这两个，比直接降频更有效。
三、静电放电（ESD）：为什么冬天设备容易死机？
冬天空气干燥，人体容易带静电，摸一下设备，设备就死机了——这就是ESD问题。ESD是工业产品EMS测试中最容易挂的项目之一。
3.1 ESD的本质：纳秒级的高压脉冲
ESD（ElectroStatic Discharge，静电放电）是带静电的物体接触或靠近设备时，电荷快速转移的过程。
ESD的特点：
电压高：人体带静电可以达到几千伏甚至上万伏（冬天脱毛衣的静电可以达到上万伏）
时间短：放电过程只有几纳秒到几百纳秒
电流大：瞬间电流可以达到几十安培
频谱宽：因为上升沿极短（不到1ns），频谱可以覆盖到GHz级别
IEC 61000-4-2标准定义了ESD的测试等级：
接触放电：±2kV（等级1）、±4kV（等级2）、±6kV（等级3）、±8kV（等级4）
空气放电：±2kV（等级1）、±4kV（等级2）、±8kV（等级3）、±15kV（等级4）
工业产品一般要求等级3或等级4，也就是接触放电±6至8kV，空气放电±8至15kV。
3.2 ESD的失效模式：硬损坏和软损坏
ESD对设备的损坏分两种：
硬损坏（Hard Failure）： 器件被击穿，永久损坏。比如ESD打在电源上，把电源芯片击穿了；打在接口上，把接口芯片打坏了。硬损坏比较好排查，因为器件坏了就不能工作了。
软损坏（Soft Failure）： 器件没有损坏，但工作状态异常。比如MCU死机、寄存器被改写、通信出错、存储器数据错乱。软损坏是最头疼的，因为重启就好了，很难复现和排查。
软损坏的原因：
ESD脉冲耦合到复位引脚，导致MCU复位
ESD脉冲耦合到时钟引脚，导致时钟异常，MCU跑飞
ESD脉冲耦合到中断引脚，触发误中断
ESD脉冲耦合到总线上，导致通信出错
ESD脉冲导致电源电压跌落，MCU欠压复位
工业产品ESD测试挂掉，80%以上是软损坏——设备没有坏，但死机了、重启了、通信断了。
3.3 ESD的防护设计：三级防护体系
ESD防护不能只靠TVS管，要做三级防护体系：
第一级：入口防护（板级防护）
在设备的对外接口（电源、USB、网口、串口、按键、指示灯等）处加ESD防护器件，把ESD能量在入口处泄放掉。
常用的ESD防护器件：
TVS管（Transient Voltage Suppressor）：最常用的ESD防护器件，响应速度快（ps级），可以承受大电流。选型要点：反向工作电压（VRWM）要高于信号电压，钳位电压（VC）要低于被保护器件的耐压，结电容要小（高速信号用低电容TVS，比如USB3.0要用0.5pF以下的）。
压敏电阻（Varistor）：用于电源入口的防护，能承受更大的能量，但响应速度比TVS慢，结电容大。一般和TVS配合使用，压敏电阻做一级防护（泄放大能量），TVS做二级防护（精确钳位）。
ESD防护阵列：多通道的ESD防护芯片，把多个TVS集成在一颗芯片里，适合多线接口（比如网口、串口、USB）。
第二级：路径控制（让ESD走该走的路）
ESD防护的核心不是"挡住"ESD，而是"引导"ESD——让ESD电流沿着你设计的路径泄放，而不是流进芯片内部。
关键原则：
ESD防护器件要放在接口的最前端：ESD进来先经过防护器件，再到后面的电路。不要把防护器件放在芯片旁边，那样ESD已经在PCB上走了很长一段，耦合到其他信号了。
防护器件的接地要短而粗：TVS管的地引脚要直接接到保护地（机壳地），过孔要大、要多，接地路径要短。ESD电流是几十安培的瞬间电流，如果接地阻抗高，电压就降不下来，防护就失效了。
保护地和数字地之间要隔离：ESD电流应该泄放到保护地（机壳地），而不是流进数字地。保护地和数字地之间用电感、磁珠或0Ω电阻连接，高频下隔离，低频等电位。这样ESD电流从保护地走，不会干扰数字电路。
接口信号要加串联电阻或磁珠：在接口信号线上加串联电阻（100Ω至1kΩ）或磁珠，限制ESD电流流入芯片，同时也能抑制高频噪声。
第三级：芯片级防护（软件和硬件的容错设计）
即使前两级防护做得再好，也可能有少量ESD能量耦合到芯片内部。所以芯片级也要做容错设计。
硬件容错：
MCU的复位引脚加RC滤波：复位引脚是ESD最容易耦合的引脚之一，加一个10kΩ上拉电阻+100nF电容滤波，可以防止ESD导致误复位。
关键信号加滤波：时钟、中断、使能等关键信号加RC滤波或施密特触发器，提高噪声容限。
电源加足够的去耦电容：ESD可能导致电源电压瞬间跌落，足够的去耦电容可以提供瞬时电流，维持电压稳定。每个电源引脚旁边都要放0.1μF去耦电容，再配合10μF或100μF的 bulk电容。
软件容错：
看门狗（Watchdog）：开启硬件看门狗，软件定期喂狗。如果ESD导致MCU跑飞，看门狗会自动复位，恢复正常。
软件复位机制：定期检测系统状态，如果发现异常（比如通信超时、任务卡死），主动复位。
数据校验：重要数据（配置参数、固件）存储时加校验和，读取时验证。如果ESD导致数据错乱，可以检测出来并恢复。
通信协议加重传机制：如果ESD导致通信出错，协议层应该能检测到并重传，而不是直接挂死。
3.4 ESD测试的实战技巧
ESD测试的时候，怎么快速定位问题？
第一步：确定测试点和失效现象
ESD测试是对设备的每个可接触点（金属外壳、按键、接口、指示灯等）分别打接触放电和空气放电。要记录：哪个测试点、什么电压、什么极性、打了之后出现什么现象（死机、重启、通信断、显示异常）。
第二步：判断是硬损坏还是软损坏
打完ESD后，设备不能工作了，先重启试试。如果重启后恢复正常，就是软损坏；如果重启后还是不能工作，可能是硬损坏，要检查哪个器件坏了。
第三步：定位耦合路径
知道了失效现象，怎么定位ESD是从哪里耦合进去的？
死机/重启：大概率是耦合到复位引脚、电源、时钟。重点查复位引脚的滤波、电源的去耦、时钟的防护。
通信断：大概率是耦合到通信接口。重点查接口的ESD防护、接口信号的串联电阻。
显示异常：大概率是耦合到显示接口或显示控制器。重点查显示接口的防护。
数据错乱：大概率是耦合到存储接口或总线。重点查DDR、Flash的防护和完整性。
定位方法：
屏蔽法：用铝箔把某个区域屏蔽起来，如果ESD就不出问题了，说明问题在这个区域。
断开法：断开某个接口的连接，如果ESD就不出问题了，说明问题在这个接口。
测量法：用示波器（要带宽足够，至少1GHz）探头测量复位引脚、电源、时钟在ESD放电时的波形，看有没有异常脉冲。
第四步：针对性整改
定位了耦合路径，就可以针对性整改：
复位引脚问题：加大RC滤波（电阻加大到100kΩ，电容加大到1μF）
电源问题：增加去耦电容、电源入口加TVS
接口问题：接口加TVS管、信号加串联电阻
时钟问题：时钟线加串联电阻、时钟线包地、时钟芯片加屏蔽
3.5 ESD设计的常见误区
误区1：TVS管加了就万事大吉
TVS管不是加了就有用，选型和布局不对等于白加。常见错误：
TVS管的反向工作电压选得太高，钳位电压也高，超过了芯片的耐压
TVS管放在芯片旁边，而不是接口最前端，ESD已经在PCB上耦合了
TVS管的接地路径太长、太细，接地阻抗高，钳位电压降不下来
高速信号用了高电容TVS，导致信号完整性出问题
误区2：ESD只需要硬件防护，软件不用管
错。ESD的软损坏（死机、重启、数据错乱）很多时候硬件无法完全避免，必须靠软件容错。看门狗、数据校验、通信重传，这些软件机制是ESD防护的最后一道防线，不能省。
误区3：塑料外壳的设备不用做ESD防护
错。塑料外壳虽然不导电，但ESD可以通过空气放电（隔空打）耦合到内部电路，也可以通过外壳上的开孔（按键孔、指示灯孔、接口孔）进入。而且塑料外壳容易积累静电，静电积累到一定程度也会放电。塑料外壳的设备同样要做ESD防护。
误区4：ESD测试只打金属部分
错。ESD测试不仅打金属部分，还要打塑料部分（空气放电）、按键、指示灯、接口周围、外壳缝隙。很多设备金属部分能过，塑料部分或按键处过不了，因为这些地方离内部电路近，ESD容易耦合进去。
四、浪涌（Surge）：雷击和开关操作带来的能量冲击
浪涌（Surge）是电源线上的瞬时过电压，通常由雷击（间接雷击，也就是雷击在附近的电线上，感应出的过电压）或大功率设备开关操作（比如电机启动、继电器断开）引起。
浪涌和ESD的区别：
ESD是纳秒级的，电压高但能量小
浪涌是微秒到毫秒级的，电压可能没ESD高，但能量大得多，可以直接烧坏器件
IEC 61000-4-5标准定义了浪涌测试：
电源端口：±0.5kV、±1kV、±2kV、±4kV（线-线和线-地）
信号端口：±0.5kV、±1kV、±2kV
波形：1.2/50μs（电压波）和8/20μs（电流波）
工业产品一般要求电源端口±1kV或±2kV。
4.1 浪涌的防护设计
浪涌防护的核心是：把浪涌能量在入口处泄放掉，不让它进入后面的电路。
电源入口的浪涌防护（一级防护）：
电源入口是浪涌最容易进入的地方，也是防护的重点。典型的防护电路：
12. 保险丝（Fuse）：过流保护，浪涌电流过大时熔断，保护后面的电路。要选慢熔断保险丝（Time-lag），因为浪涌是瞬时的，快熔断保险丝可能误动作。
13. 压敏电阻（MOV，Metal Oxide Varistor）：最常用的浪涌防护器件，并联在电源线上。当电压超过压敏电阻的阈值时，压敏电阻迅速导通，把浪涌能量泄放到地。选型要点：压敏电压要高于电源最高电压（一般是电源电压的1.5至2倍），通流容量要大于浪涌测试的电流，响应时间够快（ns级）。
14. 气体放电管（GDT，Gas Discharge Tube）：用于更高能量的浪涌防护，通流容量比压敏电阻大，但响应速度慢（μs级）。一般和压敏电阻配合使用，GDT做一级防护（泄放大能量），压敏电阻做二级防护（精确钳位）。
15. 共模电感（Common-Mode Choke）：串联在电源线上，对共模浪涌呈高阻抗，限制浪涌电流。同时也能抑制传导发射。
16. X电容和Y电容：X电容并联在火线和零线之间（差模），Y电容并联在火线/零线和地之间（共模）。用来滤除高频噪声，也能吸收一部分浪涌能量。Y电容的容量不能太大，否则漏电流会超标（安全规范要求漏电流小于0.75mA或3.5mA）。
典型的电源入口防护电路结构（按信号流向排列）：
电源输入首先经过保险丝，然后经过共模电感抑制共模干扰。压敏电阻并联在电源线之间，用于泄放浪涌能量，可选配气体放电管（GDT）作为一级防护，承受更大的浪涌能量。X电容并联在火线和零线之间，滤除差模干扰；Y电容并联在火线/零线和保护地之间，滤除共模干扰。经过以上滤波和防护后，电源再供给后面的电路。
各器件的接地要点：压敏电阻和Y电容的接地端要直接接到保护地（机壳地），接地路径要短而粗，过孔要大要多，确保浪涌电流能够快速泄放。
信号接口的浪涌防护：
信号接口（网口、串口、485、CAN等）也可能引入浪涌（比如雷击感应到信号线上）。防护方法：
网口：网口变压器本身有隔离作用（一般1500V隔离），变压器的中心抽头加高压电容到保护地。网口的RJ45座子可以选集成ESD/浪涌防护的型号。
RS485/CAN：接口加TVS管（每根线一根，线-线和线-地都要保护），加串联电阻（限流），加共模电感。
串口（RS232）：接口加TVS管，加串联电阻。
模拟信号：加TVS管，加RC滤波。
4.2 浪涌防护的常见误区
误区1：压敏电阻选耐压高的更安全
错。压敏电阻的耐压（压敏电压）要选合适的，不是越高越好。如果压敏电压选得太高，浪涌来了还没导通，后面的电路已经被打坏了。如果选得太低，电源正常波动时压敏电阻就会导通，导致漏电流大、发热、甚至烧毁。
选型原则：压敏电压 = 电源最高工作电压 × 1.5至2。比如220V交流电源，最高电压约250V（峰值约353V），选压敏电压470V或560V的压敏电阻比较合适。
误区2：压敏电阻可以无限次承受浪涌
错。压敏电阻是有寿命的，每次承受浪涌都会有一定的退化（压敏电压下降、漏电流增大）。承受的浪涌能量越大、次数越多，退化越快。当退化到一定程度，压敏电阻就会失效（短路或开路）。
所以压敏电阻要选通流容量有足够余量的，不要刚好够用。工业产品建议选通流容量是测试要求的2倍以上。另外，压敏电阻前面要加保险丝，防止压敏电阻失效短路时导致电源短路起火。
误区3：浪涌防护只做电源入口就行
错。信号接口也可能引入浪涌，尤其是室外布线的信号接口（比如室外的RS485总线、网口）。雷击在附近的信号线上感应出的过电压，可能比电源线上的浪涌还大（因为信号线没有电网的钳位作用）。室外布线的信号接口必须做浪涌防护，而且防护等级要比室内的高。
误区4：浪涌和ESD用同一种防护器件就行
错。ESD和浪涌的特性完全不同，防护器件的选型也不同：
ESD：纳秒级、高电压、小能量 → 用TVS管（响应快、结电容小）
浪涌：微秒级、中电压、大能量 → 用压敏电阻或气体放电管（通流容量大）
TVS管的通流容量一般很小（几百安培），只能承受ESD，不能承受浪涌。压敏电阻的结电容很大，不能用于高速信号的ESD防护。两者不能互相替代，要根据防护对象选择。
五、EMC设计的底层逻辑：源-路径-受害者模型
讲了这么多具体的测试项目和防护方法，最后提炼一下EMC设计的底层逻辑。所有EMC问题都可以用"源-路径-受害者"模型来分析：
干扰源 → 耦合路径 → 受害者
干扰源（Source）：产生电磁干扰的地方。比如高速信号、开关电源、继电器、电机、时钟振荡器。
耦合路径（Path）：干扰从源传到受害者的路径。比如空间辐射、电源线传导、信号线传导、公共阻抗耦合。
受害者（Victim）：被干扰影响的地方。比如MCU、传感器、通信接口、存储器。
解决EMC问题，就是从这三个环节入手：
1. 抑制干扰源
从源头降低干扰，是最根本的解决方法。
高速信号：降低驱动强度、加端接电阻、减缓上升沿
开关电源：用软开关技术、优化PCB布局、加滤波
继电器/电机：加续流二极管、RC吸收电路、屏蔽
时钟：用低抖动时钟、时钟线包地、加屏蔽
2. 切断耦合路径
让干扰传不到受害者那里。
辐射路径：加屏蔽、最小化回路面积、合理布局
传导路径：加滤波（电容、电感、磁珠）、加隔离（光耦、隔离电源、变压器）
公共阻抗耦合：单点接地、减小接地阻抗、分开模拟地和数字地
3. 提高受害者的抗扰度
让受害者不容易被干扰。
硬件：加滤波、加去耦电容、提高噪声容限（施密特触发器）、加隔离
软件：看门狗、数据校验、容错设计、重传机制
EMC设计的黄金法则： 能在源头上解决的，不要等到路径上解决；能在路径上解决的，不要等到受害者上解决。越靠前解决，成本越低、效果越好。
比如辐射发射问题，最根本的是降低信号的di/dt和回路面积（源头），而不是最后加屏蔽罩（路径）。加屏蔽罩成本高、散热差、还可能因为接地不好反而增加辐射。
再比如ESD问题，最根本的是让ESD电流从保护地泄放（路径），而不是靠MCU的看门狗复位（受害者）。看门狗只是最后兜底，不能作为主要防护手段。
六、EMC设计的流程：从需求到验证
最后讲一下EMC设计的正确流程。很多团队是"功能做完了再考虑EMC"，这是错误的。EMC应该从项目一开始就介入，贯穿整个设计流程。
第一步：明确EMC需求
项目启动时就要明确：
产品要过什么标准？（工业产品一般是GB/T 17626系列，等同IEC 61000系列）
每个测试项目的等级要求是什么？（辐射Class A还是Class B？ESD等级3还是等级4？）
产品的使用环境是什么？（室内还是室外？工业环境还是民用环境？）
有没有特殊的EMC要求？（比如医疗、汽车、军工有更严格的标准）
把这些需求写进产品需求文档，作为设计的输入。
第二步：原理图设计阶段的EMC考虑
原理图设计时就要考虑EMC：
电源入口加EMI滤波器和浪涌防护
每个对外接口加ESD/浪涌防护
高速信号加端接电阻
芯片的电源引脚加去耦电容（0.1μF + 10μF）
模拟电路和数字电路分开供电、分开接地
关键信号（复位、时钟、中断）加RC滤波
预留EMC调试的位置（比如预留TVS管、磁珠、0Ω电阻的位置，方便整改时焊接）
第三步：PCB Layout阶段的EMC考虑
PCB Layout是EMC设计最关键的环节，很多EMC问题都是Layout不好导致的。
分层设计：至少4层板，信号-地-电源-信号。地平面和电源平面要完整，不要分割。
布局：高速器件放在一起，接口放在板边，模拟电路和数字电路分开。干扰源（开关电源、时钟）远离敏感电路（MCU、传感器、模拟电路）。
布线：高速信号走短、走直，不要绕远。高速信号下面要有完整的参考平面，不要跨分割。差分信号走差分对，等长等距紧耦合。
接地：多点接地，接地过孔要多要密。模拟地和数字地在电源入口处单点连接。保护地和数字地用电感/磁珠连接。
电源：电源走线要宽，电源入口加滤波电容。每个芯片的电源引脚旁边放去耦电容，过孔要靠近引脚。
第四步：样机阶段的EMC预测试
样机做出来后，不要直接送到认证实验室，先自己做预测试。
用近场探头扫描PCB，找辐射热点
用ESD枪（可以买便宜的手持式ESD模拟器）自己打一下，找薄弱点
用示波器看电源纹波、信号完整性
检查接地是否良好、屏蔽是否到位
预测试能发现80%的EMC问题，在这个阶段整改成本最低。
第五步：认证测试和整改
预测试通过后，送到认证实验室做正式测试。如果有不通过的项目，按前面讲的整改流程定位和整改。整改后重新测试，直到全部通过。
第六步：量产阶段的EMC一致性
认证通过了不代表量产品都能过。量产时要注意：
元器件的一致性：不要随便替换元器件，尤其是EMC相关的器件（TVS、压敏电阻、共模电感、磁珠），替换后要重新验证EMC。
PCB的一致性：PCB厂家的工艺变化（层叠、阻抗、铜厚）可能影响EMC，换PCB厂家后要重新验证。
装配的一致性：屏蔽罩的接触、导电衬垫的压缩、螺钉的扭矩，都会影响EMC。量产时要控制装配工艺。
七、总结
EMC设计说难也难，说简单也简单。难在它涉及电磁场理论、电路设计、PCB工艺、测试方法等多个领域，需要长期的经验积累。简单在它有清晰的底层逻辑——源-路径-受害者模型，所有EMC问题都可以用这个模型来分析和解决。
最后浓缩成几句话：
17. EMC是设计出来的，不是整改出来的。从项目一开始就要考虑EMC，原理图、PCB、结构、软件都要做EMC设计。等到认证测试不通过再整改，成本高、效果差、周期长。
18. 辐射发射的核心是最小化回路面积和控制di/dt。高速信号下面要有完整的参考平面，不要跨分割。共模辐射是超标主因，接口加共模扼流圈是最有效的手段。
19. ESD防护是三级体系：入口防护（TVS管）+ 路径控制（引导ESD电流走保护地）+ 芯片级容错（看门狗、数据校验）。软损坏比硬损坏更常见，软件容错不能省。
20. 浪涌防护的核心是能量泄放。电源入口加压敏电阻和保险丝，信号接口加TVS和隔离。压敏电阻要选通流容量有足够余量的，前面要加保险丝防止失效短路。
21. 越靠前解决，成本越低效果越好。能在源头上解决的不要等到路径上，能在路径上解决的不要等到受害者上。降低干扰源的强度，是最根本的EMC设计。
EMC是个实践性很强的领域，理论要学，但更重要的是多做、多测、多总结。每一次整改都是一次学习，积累多了，EMC就不再是玄学了。
有EMC设计相关的问题，欢迎评论区交流。
