摩尔时代并非一段匀质的“一直变小”的历史。它更像一个有明确起承转合的结构：一个预言被产业接受并自我实现，一套缩放规则让“缩小”自动等于“更快更省电更便宜”，然后这套规则在物理和经济两个方向上先后松动，产业被迫重新定义“密度”和“进步”本身。
前摩尔时代（1965—1975）：预言与验证
1965年，时任仙童半导体工程师的戈登·摩尔在《电子学》杂志上观察到，集成电路上的元件数量大约每年翻一倍，并预言这一趋势至少会维持十年。这个预言在当时并非物理定律，而是一个基于早期数据的工程外推。到1975年，摩尔的预测被验证——芯片复杂度在十年间增长了约一千倍——他随后根据更多数据将翻倍周期修正为约两年。至于今天更流行的“每18个月翻一番”，摩尔本人在1997年明确否认自己说过这个数字，它更多是后来行业传播中形成的通俗版本。
这一阶段的产业逻辑相对朴素：集成度的提升主要靠扩大芯片面积和增加元件数量来驱动，而非后来那种系统性的尺寸缩小。但更重要的是，摩尔定律从一开始就带有强烈的经济学色彩：它真正承诺的不是“晶体管会变多”，而是“在价格不变的前提下，计算性能会指数级增长；或者说，每一美元能买到的计算能力会持续翻倍”。这个经济承诺，才是后来整个产业愿意围绕它组织研发、建厂和投资节奏的根本原因。
摩尔时代的黄金期（1975—约2005）：登纳德缩放与“免费午餐”
如果说摩尔定律告诉行业“能塞进更多晶体管”，那么真正解释“塞进去之后为什么不会烧掉”的，是IBM的罗伯特·登纳德在1974年提出的登纳德缩放。
登纳德缩放的核心结论是：如果晶体管在每一个维度上按比例缩小，功率密度可以保持恒定。具体而言，每一代技术中晶体管尺寸缩小约30%，面积减半，延迟降低30%，工作频率提升约40%，同时电压按比例降低，使得单位面积的功耗几乎不变。这意味着，“更小”自动等于“更快、更省电、更便宜”，提高主频在很长时间里被视为一顿“免费的午餐”。
摩尔定律提供数量增长，登纳德缩放保证每个晶体管的质量不下降，两者合在一起，构成了摩尔时代黄金期的技术—经济闭环。在这二十多年里，产业的核心动作高度一致：缩小尺寸，提高主频，下一代工艺自动带来上一代无法企及的性能。芯片设计在很大程度上可以“继承”工艺进步的红利，而不必在架构层面做出根本性的补偿。
与这一技术逻辑并行的是产业组织形态的分化。早期半导体公司大多是IDM（垂直整合制造商） ，设计、制造、封测全部内部完成。但随着每一代制程的建厂和研发成本急剧上升，Foundry（代工）+ Fabless（无晶圆厂设计） 模式在20世纪80年代末之后逐渐成为主导。代工模式让设计公司无需承担重资产晶圆厂的门槛，同时也通过扩大客户基数来分摊先进制程的巨额固定成本。摩尔定律的经济压力，从一开始就在重塑产业的分工方式。
转折：登纳德缩放的终结与“免费午餐”的结束
这个闭环在2005年前后断裂。
根本原因是量子隧穿效应在纳米尺度上开始介入。当晶体管的栅氧化层薄到只有几个原子层厚，电子不再被可靠地关在沟道里，漏电现象急剧恶化。漏电带来的直接后果是静态功耗不再随尺寸缩小而下降，登纳德缩放所依赖的“功率密度恒定”前提失效了。功耗开始转化为热量，在微小的芯片面积上密集堆积，散热成为硬约束。
产业的第一反应是停止追逐高主频，转向多核。既然单个核心的频率提升不再“免费”，那就把增加的晶体管用于集成更多核心，用并行计算来消化晶体管数量继续增长带来的性能潜力。自2005年起，处理器设计的主要方向从提升单核性能转向增加核心数量。这是一次深刻的架构转向，但它在本质上仍然是在摩尔定律的框架内做调整：晶体管还在变多，只是“变多”之后的使用方式变了。
几乎在同一时期，另一条更隐蔽的极限也在逼近：单位晶体管成本不再持续下降。华为半导体首席科学家廖恒明确指出，自16nm、7nm节点起，单位晶体管的成本已不再随制程推进而持续下降，摩尔定律的经济效益维度已基本停滞。这是一个比登纳德失效更根本的转折。摩尔定律之所以能运转半个世纪，前提是“缩小”在经济上划算——芯片公司投入下一代制程的巨额研发和建厂成本，能够被单位成本的下降所补偿。当这个前提动摇时，继续缩小就不再是一个自动正确的产业决策，而变成了一个需要逐节点精算的投资问题。与此同时，晶体管的物理极限也在逼近：栅极长度进入纳米尺度后，短沟道效应使晶体管越来越难以可靠地“关断”，单纯依靠平面缩放获得的收益越来越薄。
后摩尔时代的分化：重新定义“密度”
当平面缩放不再自动带来系统收益，产业没有停下，而是沿着几条并行的路径重新定义“密度”和“进步”。
第一条路径是晶体管结构本身的立体化。2011年，英特尔在22nm节点量产了FinFET，将栅极从平面结构的三面包围垂直的硅鳍，显著改善了对沟道的静电控制，这是第一个被广泛部署的3D晶体管结构。FinFET将摩尔定律的器件路线延续到了5nm附近。随后，产业进一步转向全环绕栅极（GAA）纳米片，栅极对沟道的包围从三面变为更完整的环绕，在更小的栅长下维持漏电控制；三星已在3nm节点量产GAA，台积电也将GAA引入2nm节点。更远处，CFET（互补场效应晶体管） 的目标是将晶体管本身垂直堆叠，在不缩小横向尺寸的情况下继续提升密度。
第二条路径是封装与系统层面的垂直整合。当“在平面上塞进更多晶体管”的边际收益变薄，产业将目光转向3D堆叠和先进封装：把计算、存储以及不同工艺的芯片垂直集成，通过硅通孔或混合键合在层间建立高速互连。密度增长的重心从“单位面积” 转向“单位体积” 。IEEE的路线图分析明确指出，随着接触栅极间距的缩放放缓，产业正在将重心转向垂直缩放和互连创新，而CFET和混合键合的意义正在于“在不缩小横向尺寸的前提下增加密度”。
第三条路径则是功能层面的扩展。后摩尔时代的路线图通常被归纳为三个方向：延续摩尔（More Moore） 继续推进CMOS器件的缩放和性能；扩展摩尔（More than Moore） 不再以缩小为唯一目标，而是将传感器、射频、功率等异质功能集成到系统中，提升的是系统的功能密度而非单纯的晶体管密度；超越摩尔（Beyond CMOS） 则探索新原理器件，试图在硅基CMOS的物理边界之外寻找计算的新载体。
这三条路径的共同点是：“进步”不再被单一地定义为“横向尺寸变小” 。摩尔定律的原始叙事——在同样面积的平面上塞进更多晶体管——仍然在局部延续，但它已经不再是整个产业唯一共享的节奏尺度。经济极限比物理极限更早地改变了游戏的规则：当单位成本不再自动下降，产业必须从架构、封装、系统和材料等多个维度去寻找新的收益来源。
从这个长程视角回看，摩尔时代的真正遗产，或许不在于那条每两年翻一番的曲线本身。它留下的是一个更深层的模式：一个行业能够持续进步，靠的不仅是对物理边界的突破，更是对“进步”本身定义的不断重新协商。 摩尔定律在前三十年给出的定义是“在平面上塞进更多”，登纳德缩放给出了“塞进去之后不会烧掉”的保证；当这两者都松动之后，产业转向垂直堆叠、GAA/CFET、异质集成，实质上是在回答一个摩尔本人没有回答的问题：当“变小”不再自动等于“变好”，性能还可以从哪里来。 这也正是后来韬定律以“时间缩微”替代“几何缩微”的逻辑起点——它不是对摩尔定律的否定，而是同一产业在约束条件切换后，对“进步”的又一次重新定义。
