高低电平范围以及灌电流/拉电流/吸电流模型

1、常见信号逻辑电平参数

TTL_5V–>LVTTL_3V3–>LVTTL2V5

CMOS_5V–>LVCMOS_3V3–>LVCMOS_2V5–>LVCMOS_1V8–>LVCMOS_1V2

CMOS电平：IIC_5V–>IIC_3V3–>IIC_2V5–>IIC_1V8

CMOS电平：SPI_5V–>SPI_3V3–>SPI_2V5–>SPI_1V8

2、高低电平范围

 TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列、3.3V系列、2.5V系列和1.8V系列，3.3V的TTL电平和CMOS电平通常称为LVTTL和LVCMOS;TTL、CMOS的电平标准如下：

3、灌电流/拉电流/吸电流模型

一块芯片，通过供电输入的电流，称之为“吸电流”

一块芯片，GPIO输出为低电平L时，芯片外围上拉电阻接电源，灌进去的电流，称之为“灌电流”

一块芯片，GPIO输出为高电平H时，芯片外围下拉电阻到GND，泄放出来的电流，称之为“拉电流”

4、芯片的扇出–描述集成电路带载能力

IOLMAX：GPIO引脚输出为低电平时的允许的灌电流最大值；  //过往芯片一般16mA/8mA/4mA

IILMAX：GPIO引脚输出为低电平时的外围单一支路灌入电流；

扇出=IOLMAX/IILMAX=最大允许灌电流/单一支路灌电流

一般规定，芯片扇出≥8；

因为有极大的灌电流，所以上拉电阻的阻值就有了限定范围；

如果阻值偏大，灌入电流小；

如果阻值偏小，灌入电流大；—此时注意信号的频率，信号幅度能否跟得上变化；

第一级GPIO输出低电平，外围多个芯片接入该GPIO，同时灌入电流，达到GPIO的最大灌电流，不可扇出过多，否则低电平幅度会被拉高，使得逻辑识别错误 或 发热烧坏GPIO的内部三极管；

第一级GPIO输出高电平，外接多个芯片，同时为各分支电路输入电流，达到GPIO的最大拉电流，不可扇出过多，否则高电平会被拉低；

 对于集成IC来说，矛盾的主要方面在低电平扇出系数，所以只要考虑低电平扇出系数。

如何理解这句话呢？有些云里雾里，拗口的很

TTL电平的芯片内部电路图

因为TTL电平标准：IIL 比 IIH 的扇出大很多，所以只需要考虑输入低电平IIL时的状态；

TTL 最典型的电气特性（关键定义（74/74LS 经典 TTL）)

• 后级IIL（输入低电平电流）：输入为低电平 时，后级电流灌入前级芯片输入端（绝对值大）
• 后级IIH（输入高电平电流）：输入为高电平时，前级电流从芯片引脚输出到后级(因为后级发射级方向，输入的电流极小，所以扇出极大)

典型参数（74LS 系列）

扇出计算（N = 输出驱动能力 / 单门输入电流）

• 低电平扇出（由 IIL 决定）N_OL = IOL / |IIL| ≈ 8mA / 1mA = 8
• 高电平扇出（由 IIH 决定）N_OH = |IOH| / IIH ≈ 0.4mA / 0.02mA = 20（部分型号更小）

重点：

IIL 绝对值远大于 IIH【1mA–>0.02mA】

前级输出低电平驱动（灌电流）又远大于高电平（拉电流）【8mA–>0.4mA

N_OL远小于N）OH；

→ 最终表现： IIL 扇出能力 远小于 IIH扇出能力，IIL扇出能力成为两个扇出的最矮底板，所以只要看IIL的扇出能力即可

一句话解释

TTL 输入级是多发射极三极管，前级拉电流（IIH）给后级，会被后级IC的基极回路严重限制，极小；灌电流（IIL）通路很宽，很大。

5、案例：

1）两级 74LS 电路：就是「前级输出 → 后级输入」

我们只看最典型结构：U1（门 1）输出 → U2（门 2）一个输入

下面分 2 种输出状态，对应 U2 表现出 IIH 或 IIL。

2）状态 1：前级 U1 输出 = 高电平（VOH）

→ U2 输入 = 高电平（VIH）→ U2 此时表现出：IIH（输入高电平电流）

电流怎么流？

• U1 输出高，内部三极管往上拉（向 VCC）
• 电流路径：U1 输出 → U2 输入端 → 很小的漏电流流向地
• 也就是：U1 要 “向外供一点点电” 给 U2

直观理解 IIH

• IIH 是漏电流级别（µA 级）
• 两级级联时：U1 几乎感觉不到负载
• U1 高电平驱动能力（IOH ≈ -0.4 mA）远大于 IIH，完全无压力

一句话：前级输出高 → 后级只漏一点点电（IIH），几乎不算负载

3）状态 2：前级 U1 输出 = 低电平（VOL）

→ U2 输入 = 低电平（VIL）→ U2 此时表现出：IIL（输入低电平电流）

电流怎么流？（74LS 最核心、最容易懵的点）

• U1 输出低，内部三极管导通到地
• U2 输入级是多发射极三极管，正偏导通
• 电流路径：VCC → U2 内部 → U2 输入端 → U1 输出 → GND

也就是：电流从后级输入端 “灌进去”，全部压在前级输出低的管子上

直观理解 IIL

• IIL 是 mA 级（1 mA 每个输入）
• 两级级联时：U1 输出低，必须 “吃掉” U2 灌进来的 1 mA
• U1 低电平最大灌电流能力：IOL(MAX) ≈ 8 mA→ 所以 74LS 低电平扇出 ≈ 8（最多带 8 个 LS 输入）

一句话：前级输出低 → 后级往里猛灌电流（IIL），前级压力很大

4）把两级电路合在一起：终极理解版

当 U1 输出高

• U2 输入高
• U2 行为：IIH = 向外流 20µA
• U1 负担：提供 20µA 拉电流 → 轻松

当 U1 输出低

• U2 输入低
• U2 行为：IIL = 向内灌 1mA
• U1 负担：吸收 1mA 灌电流 → 这才是真正的负载

5）为什么说「IIL 远重要于 IIH」？（两级电路必考点）

在两级 / 多级级联里：

6）极简总结（适合写笔记 / 考试）

在两级 74LS 级联中：

• IIL（低电平输入电流）大 → 导致【低电平扇出 小】
• IIH（高电平输入电流）极小 → 导致【高电平扇出 大】

所以正确表述是：74LS：IIL ≫ IIH，因此高电平扇出远大于低电平扇出。