板端约 3V 纹波问题整改方案（LLC/PFC）
1. 问题定义与目标
- 现象：板端输出纹波约 3V（需明确是 Vpp 还是 Vrms，以下默认按示波器 Vpp）。
- 目标：
- 稳态纹波显著下降（建议目标 ≤1.0Vpp，优先做到 ≤0.5Vpp）。
- 不牺牲保护完整性（OVP/OCP/UVP 仍满足现有阈值）。
- 在空载、轻载、额定负载、母线扰动工况下都可复现并闭环验证。
2. 已知代码/参数中与纹波强相关的风险点（可直接落地）
风险点 A：RUN 入口保持窗口过宽，可能带着较大误差进入闭环
- 当前 RUN_ENTRY_HOLD 的稳定窗口为 ±5V，稳定 tick 仅 2，保持时间仅 20ms，超时 400ms。这意味着即使输出偏差仍较大，也可能很快切入闭环，导致进入 RUN 初期出现明显低频摆动。
- 相关参数见：LLC_RUN_ENTRY_STABLE_WINDOW_V、LLC_RUN_ENTRY_STABLE_TICKS
