全文 – 01 Fast and accurate AI-based pre-decoders for surface codes-171主机测评

在这里插入图片描述

表面码的快速高精度AI预解码器

摘要

快速、可扩展的解码架构，以跨空间和时间的块级并行方式运行，对于实时容错量子计算至关重要。我们介绍了一种用于表面码的可扩展AI预解码器，该预解码器执行局部并行纠错，具有低解码运行时间，在将残余综合征传递给下游全局解码器之前，去除了大部分物理错误。这种模块化架构与后端无关，可与为表面码设计的任意全局解码算法组合，且我们的实现完全开源。与非相关PyMatching集成后，该流水线在NVIDIA GB300 GPU上于大码距处实现了每轮

(

)

\\mathcal{O}(1\\,\\mu\\text{s})

$O (1 μ s)$ 量级的端到端解码运行时间，同时相对于单独全局解码降低了逻辑错误率（LER）。在具有多个GPU访问权限的块级并行解码方案中，解码运行时间可降至远低于

(

)

\\mathcal{O}(1\\,\\mu\\text{s})

$O (1 μ s)$ 每轮。我们通过训练更大的模型进一步观察到LER改善，在高达13码距时超过相关PyMatching。此外，我们引入了一种噪声学习架构，该架构直接从实验可及的综合征统计中推断解码权重，无需显式的电路级噪声模型。我们表明，纯数据驱动的图权重估计在某些情况下几乎可以匹配非相关PyMatching并超过相关PyMatching，当硬件噪声模型未知或随时间变化时，可实现高度优化的解码，同时也可用于训练具有现实噪声模型的预解码器。总之，这些结果建立了一个实用、模块化且高吞吐量的解码框架，适用于大码距表面码实现。

代码： GitHub 模型： Hugging Face

1 引言

在这里插入图片描述 Figure 1: Example showing the syndrome density being reduced by the pre-decoder for both

$X$ -type and

$Z$ -type stabilizers. The residual syndromes are passed on to a global decoder to perform final corrections.

量子纠错（QEC）是构建大规模容错量子计算机（FTQC）的基础要求。QEC解码器是经典算法，用于从综合征测量数据中推断物理错误——或者等价地，逻辑可观测量的值——并且在某些方案中，还利用附加信息如标志量子比特结果。如文献所示，解码器运行时间必须足够高，以防止在量子算法执行期间未处理综合征数据的指数级积压。在下文中，运行时间将指解码器处理一轮综合征测量数据块所需的时间。对于许多硬件平台，滑动窗口解码对每轮综合征测量施加

(

)

\\mathcal{O}(1\\,\\mu\\text{s})

$O (1 μ s)$ 量级的运行时间要求，这是一个对当前最先进经典硬件具有挑战性的领域。并行块级解码架构可以通过并发解码提交和清理窗口来部分缓解这一约束，前提是提供足够的经典资源。然而，即使当

≪

d_m \\ll d

$d_{m} ≪ d$ 时，量子算法的运行时间仍然根本上受限于解码距离为

$d$ 的码的

d_m

$d_{m}$ 轮综合征测量数据块所需的时间。因此，在块级别最小化解码运行时间对于可扩展FTQC至关重要。

各种基于AI的QEC解码器已被提出，旨在实现低解码运行时间和改进的逻辑错误率（LER）。然而，许多此类方法遇到可扩展性挑战，既包括随着码距增加所需的训练数据量，也包括其与时间和空间上并行块级解码架构的兼容性。空间并行性对于基于晶格手术的容错逻辑操作尤为关键，其中合并的码片可以具有

eff

≫

100

d_{\\text{eff}} \\gg 100

$d_{eff} ≫ 100$ 的有效距离。在此范围内，满足实时解码要求可能需要跨大片区域的空间并行块级解码。因此，不兼容空间并行的解码器可能成为逻辑操作的瓶颈，即使它们在中等码距的存储设置中表现良好。

基于AI的预解码器已被明确开发以解决速度和非常大码距的可扩展性问题。由于预解码器在标记数据上训练并局部操作，此类预解码器自然地兼容空间和时间上的并行块级解码。此外，它们的局部性允许在适中码距

d_1

$d_{1}$ 训练的模型推广到更大的码距

≫

d_2 \\gg d_1

$d_{2} ≫ d_{1}$ 。在典型的流水线中，预解码器局部处理综合征数据，执行校正，并将残余综合征和逻辑信息传递给执行最终校正的全局解码器。预解码器应用后传递给全局解码器的残余综合征示例如图\\ref{fig:visualization_3d}所示。虽然这种混合方法利用了学习和算法解码器的优势，但在本工作之前，尚未证明预解码器与最先进的全局解码器结合可以同时实现每轮

(

)

\\mathcal{O}(1\\,\\mu\\text{s})

$O (1 μ s)$ 量级的总解码运行时间并且比单独全局解码器更低的逻辑错误率。

在本工作中，我们为旋转表面码引入了一种新的基于AI的预解码器架构。我们开发了处理标记训练数据的新方法，明确解决了类空间和类时失效机制。这些方法显著提高了预解码器性能，并使每轮综合征测量的端到端解码运行时间达到

(

)

\\mathcal{O}(1\\,\\mu\\text{s})

$O (1 μ s)$ 量级，包括预解码和随后使用PyMatching的全局解码。我们在码距

d=21

$d = 21$ 和

d=31

$d = 31$ 处展示了这些结果，其中组合预解码器 + 非相关PyMatching流水线实现了比单独非相关PyMatching更低的逻辑错误率，同时减少了总解码运行时间。此外，相对于PyMatching的总解码时间改进随码距增加而增加。对于相关PyMatching全局解码器，我们训练了一个更大的模型，该模型超过单独相关PyMatching并在高达13码距处实现更低的运行时间。更大的模型可以被训练以实现低于相关PyMatching的LER，适用于

≤

d \\leq 13

$d \leq 13$ 的码距。低运行时间源于预解码器产生的有效综合征密度的显著降低，以及在最先进NVIDIA GB300 GPU上的高效部署。当在我们的预解码器应用于时间并行块级解码方案时，在访问足够GPU的情况下，运行时间可以远低于

1\\,\\mu\\text{s}

$1 μ s$ 。

在PyMatching的标准实现中，匹配图中的边权重源自假设的电路级噪声模型，以优化逻辑错误率（LER）性能。然而，预解码器的应用以原始噪声模型未捕获的方式修改了综合征统计，导致次优匹配权重。更广泛地说，在许多实际设置中，完整电路级噪声模型要么未知，要么随时间漂移，而来自底层硬件的综合征数据仍然可访问。这促使需要直接从观测数据中推断有效解码参数的方法。

为应对这些挑战，我们引入了一种基于AI的噪声学习架构，该架构仅使用综合征统计推断非相关和相关PyMatching的近最优边权重，无需显式了解底层噪声模型。我们证明将此协议应用于原始综合征数据产生的边权重，对于非相关匹配实现了几乎相同的LER，对于相关匹配相比从已知噪声模型获得的权重有所改进。

将噪声学习架构应用于预解码器产生的综合征统计时，我们未观察到LER的进一步改善。这种行为与预解码器输出的残余错误的结构化性质一致，后者已经编码了下游解码的大部分相关信息，从而限制了通过权重重新优化实现额外收益的程度。

本文组织如下。在第\\ref{sec:SurfaceCodeReview}节中，我们回顾了与预解码器开发相关的旋转表面码的关键特性。预解码器架构在第\\ref{sec:PreDecArch}节中介绍。在第\\ref{subsec:Motivation}小节中阐述其使用动机后，我们在第\\ref{subsec:NNArchHyperParam}小节中描述神经网络架构和相关仿真与数据处理技术。在第\\ref{sec:EffectivePreDecNoiseModel}节中，我们介绍基于综合征统计的噪声学习框架。预解码器和噪声学习模型的数值结果在第\\ref{sec:Numerics}节中呈现。具体而言，第\\ref{subsec:SynDensLER}小节分析了综合征密度降低以及将预解码器与非相关PyMatching组合时产生的逻辑错误率（LER），而第\\ref{subsec:SynDensLERCorrMatch}小节使用更大模型将这些结果扩展到相关PyMatching。运行时间性能在第\\ref{subsec:GPURuntimes}小节中考察，我们报告了在NVIDIA GB300 GPU上预解码器的每轮解码时间，以及组合预解码器和PyMatching流水线的总运行时间。在第\\ref{subsec:TimeLikeParallel}小节中，我们展示了在具有多个GPU的时间并行块级解码方案中，每轮解码时间如何进一步减少。在第\\ref{subsec:NoiseLearnImprove}小节中，我们评估了从电路级噪声模型生成的综合征数据上的噪声学习模型，比较使用学习边权重与从已知噪声模型导出的权重获得的LER。第\\ref{sec:BatchingImprove}节探讨了更大批量大小对减少实时解码资源需求的影响。最后，第\\ref{sec:Conclusion}节总结了我们的结果并概述了未来工作方向。

2 贡献总结

本工作的主要贡献如下：

具有类空间和类时校正的预解码器架构。我们引入了一种用于旋转表面码的全卷积3D神经网络预解码器，该预解码器联合预测全时空综合征体积上的类空间（数据量子比特）和类时（测量）校正（第\\ref{sec:PreDecArch}节）。该架构与后端无关：它不仅与PyMatching组合，还可与为表面码设计的任何全局解码器组合，并且可以通过调整模型深度、宽度和训练配置来适应不同的噪声模型、码距和运行时间预算。我们开发了新的数据处理技术——包括用于隔离类时失效分量的协议（算法\\ref{Algo:TimelikeOutputGen}）、防止人工类时检测事件的故障延迟方案（算法\\ref{Algo:DataGenOptimize}），以及类时同调等价协议（算法\\ref{Algo:TimelikeHomologicalEquivZ}）——显著提高了训练标签质量和预解码器性能。

同时实现LER改进和端到端运行时间减少。我们证明，将我们的预解码器与非相关PyMatching组合，在表面码码距

≥

d \\ge 21

$d \geq 21$ 接近阈值处，同时实现了比单独非相关PyMatching更低的逻辑错误率和更低的总解码运行时间（第\\ref{subsec:SynDensLER}、\\ref{subsec:GPURuntimes}小节）。据我们所知，这是首次证明基于AI的预解码器可以同时相对于最先进的全局解码器改进这两个指标。LER和运行时间的相对改进都随码距增加而增长。通过训练具有残差连接的更大模型（图\\ref{fig:Model8Representation}），我们进一步展示了在高达

d=13

$d = 13$ 的码距上超过相关PyMatching的LER改进（第\\ref{subsec:SynDensLERCorrMatch}小节）。

GPU部署和解码器运行时间基准测试。我们在NVIDIA GB300 GPU上以FP8精度对五种预解码器架构进行了基准测试，系统探索了模型宽度、深度、核大小、推理运行时间和LER性能之间的权衡（第\\ref{subsec:GPURuntimes}小节）。组合预解码器 + PyMatching流水线实现了高达

3.4

3.4\\times

$3.4 \times$ 于非相关PyMatching和

3.5

3.5\\times

$3.5 \times$ 于相关PyMatching的总加速，在

d=31

$d = 31$ 和

0.006

p=0.006

$p = 0.006$ 处（表\\ref{tab:Summary_Speedup}、表\\ref{tab:runtimes_mwpm_bs1_correlated_total_speedup}）。当部署在具有多个GPU的时间并行块级解码方案中时，每轮预解码器运行时间远低于

1\\,\\mu\\text{s}

$1 μ s$ （第\\ref{subsec:TimeLikeParallel}小节）。

来自综合征统计的噪声学习架构。我们引入了一种基于AI的架构，该架构直接从实验可及的综合征统计中推断非相关和相关PyMatching的近最优边和超边权重，无需了解底层电路级噪声模型（第\\ref{sec:EffectivePreDecNoiseModel}节）。该架构利用所有18种边类型和43种超边类型组合的码距无关概率公式，使在单个码距训练的模型能够推广到任意码距。应用于原始综合征数据时，学习权重几乎匹配非相关PyMatching性能，并相对于从已知噪声模型导出的权重改善了相关PyMatching的LER（第\\ref{subsec:NoiseLearnImprove}小节）。

通过批处理减少资源。我们表明，在并行块级解码方案中增加GPU批处理大小可以将实时解码所需的并行经典资源

par

N_{\\text{par}}

$N_{par}$ 减少高达

12.5

12.5\\times

$12.5 \times$ ，当在非常大的合并片上解码晶格手术操作时，这一考虑变得至关重要（第\\ref{sec:BatchingImprove}节）。

3 表面码简要回顾

在这里插入图片描述 Figure 2: Example of a surface code patch for

d=5

$d = 5$ . Data qubits correspond to yellow vertices, whereas ancillas used to measure the stabilizers correspond to grey vertices.

(

)

X (Z)

$X (Z)$ stabilizers are represented by red (blue) plaquettes. Minimum-weight representatives for logical

(

)

X_L (Z_L)

$X_{L} (Z_{L})$ observables are shown as horizontal (vertical) strings. We provide a gate scheduling such that weight-two errors arising from a single fault propagate perpendicular to its corresponding logical observable.

在整个工作中，我们使用表面码训练我们的模型。然而，第\\ref{sec:PreDecArch}节中介绍的方法不特定于表面码，可以适应其他拓扑QEC码。为使表述尽可能自包含，我们首先简要回顾表面码并建立全文使用的符号。

表面码是一种二维拓扑量子纠错码，其稳定子可以使用最近邻相互作用测量，并且在电路级去极化噪声模型下表现出约

0.7

0.7\\%

$0.7%$ 的阈值。此外，通用容错量子计算可以仅通过最近邻相互作用经由晶格手术实现。因此，尽管开发了许多具有吸引力的理论性质的替代码，表面码仍然是近中期量子计算架构的领先候选者，特别是那些具有有限量子比特连接性的架构。

表面码由参数

[
⁣

[

min

⁡

(

)

]
⁣

]

[\\![ d_x d_z, k, \\min(d_x,d_z) ]\\!]

$[[d_{x} d_{z}, k, min (d_{x}, d_{z})]]$ 表征，其中

k=1

$k = 1$ 是编码逻辑量子比特的数量，

d_x

$d_{x}$ （

d_z

$d_{z}$ ）表示逻辑

$X$ （

$Z$ ）算子的最小权重。在本工作中，我们关注

d_x = d_z = d

$d_{x} = d_{z} = d$ 的方形片，尽管第\\ref{sec:PreDecArch}节中介绍的方法自然地扩展到具有任意

d_x

$d_{x}$ 和

d_z

$d_{z}$ 的矩形片。

d=5

$d = 5$ 表面码片的示例如图\\ref{fig:SurfaceCodeExamp}所示。对于选定的片方向，逻辑算子

X_L

$X_{L}$ 和

Z_L

$Z_{L}$ 的最小权重代表分别对应于水平弦和垂直弦。图\\ref{fig:SurfaceCodeExamp}还说明了用于测量

$X$ 和

$Z$ 型稳定子的有效门调度，选择使得由单个故障产生的权重二错误垂直于其相应逻辑可观测量的方向传播。CNOT门旁显示的数字表示门应用的时间步，时间步1和6保留用于辅助态制备和测量。

我们将错误综合征定义为稳定子测量结果的集合。为区分类空间和类时错误，稳定子测量在多轮中重复。所需测量轮数取决于对类时逻辑失效的期望抑制程度，这对基于晶格手术的协议特别相关。在整个工作中，错误综合征被理解为包括所有综合征测量轮的稳定子测量结果。我们将第

$k$ 轮

$X$ 和

$Z$ 型稳定子的测量综合征分别记为

SynX

(

)

\\text{SynX}^{(k)}

$SynX^{(k)}$ 和

SynZ

(

)

\\text{SynZ}^{(k)}

$SynZ^{(k)}$ ，并定义完整综合征为

Syn

(

SynX

(

)

SynZ

(

)

⋯

SynX

(

)

SynZ

(

)

\\text{Syn} = (\\text{SynX}^{(1)},\\text{SynZ}^{(1)}, \\cdots, \\text{SynX}^{(d_m)},\\text{SynZ}^{(d_m)})

$Syn = (SynX^{(1)}, SynZ^{(1)}, \dots, SynX^{(d_{m})}, SynZ^{(d_{m})})$

解码算法处理

Syn

\\text{Syn}

$Syn$ 以推断可能的错误配置。两种广泛使用的表面码解码器是最小权重完美匹配（MWPM）和并查集（UF）。重要的是，两种解码器的运行时间都取决于综合征密度

$s$ 。对于

d_m

$d_{m}$ 轮测量和每轮

(

)

−

S(d)=d^2-1

$S (d) = d^{2} - 1$ 个稳定子，我们定义

∣

Syn

∣

(

)

s = |\\text{Syn}| / (d_m S(d))

$s = ∣ Syn ∣/ (d_{m} S (d))$

其中

∣

Syn

∣

|\\text{Syn}|

$∣ Syn ∣$ 表示非平凡检测事件的数量。MWPM的解码复杂度按

(

)

\\mathcal{O}(s^3)

$O (s^{3})$ 缩放，而UF按

(

)

\\mathcal{O}(s)

$O (s)$ 缩放。尽管UF提供更快的运行时间，MWPM通常实现更低的逻辑错误率。相比之下，基于AI的解码器具有与

$s$ 无关的固定复杂度。

如文献所示，当使用滑动窗口方法解码一系列综合征测量轮时，如果每轮解码时间

DEC

T_{\\text{DEC}}

$T_{DEC}$ 超过测量稳定子所需的时间

T_s

$T_{s}$ ，则会产生指数级积压。在文献中，更新Pauli框架的等待时间作为电路深度的函数被导出为

−

[

−

(

−

)

−

]

(1)

T^{b_j} = \\frac{c^j r}{T_s^{j-1}} + T_l\\Big[ \\frac{T_s^{1-j}(c^j – T_s^j)}{c – T_s} \\Big], \\tag{1}

$T^{b_{j}} = \frac{c ^{j} r}{T _{s}^{j - 1}} + T_{l} [\frac{T _{s}^{1 - j} ( c ^{j} - T _{s}^{j} )}{c - T _{s}}], (1)$

其中

T_l

$T_{l}$ 表示将测量的稳定子传输到经典处理设备的运行时间。方程(1)假设线性时间解码器，

DEC

(

)

T_{\\text{DEC}}(r) = c r

$T_{DEC} (r) = cr$ ，其中

$c$ 是依赖于码距

$d$ 的常数，

$r$ 是综合征测量轮数。

为缓解

DEC

T_{\\text{DEC}} > T_s

$T_{DEC} > T_{s}$ 时的指数积压，文献引入了并行窗口解码策略。 syndrome测量历史被划分为大小为

d_m

$d_{m}$ 的提交区域，每个提交区域前后放置等大小的缓冲区域。所有提交区域并行解码，剩余的清理区域同样可以划分为并发解码的块。文献表明，只要并行解码资源数量

par

N_{\\text{par}}

$N_{par}$ 满足

par

≥

DEC

(

)

(

com

)

(2)

N_{\\text{par}} \\ge \\frac{2 T_{\\text{DEC}}}{(T_l + T_s)(n_{\\text{com}} + n_W)}, \\tag{2}

$N_{par} \geq \frac{2 T _{DEC}}{( T _{l} + T _{s} ) ( n _{com} + n _{W} )}, (2)$

就可以避免指数积压，其中

com

n_{\\text{com}}

$n_{com}$ 是提交区域中的综合征测量轮数，

n_W

$n_{W}$ 是每个缓冲区域的轮数。然而，即使在此并行化设置中，整体算法运行时间仍然强烈依赖于

DEC

T_{\\text{DEC}}

$T_{DEC}$ 。在第\\ref{sec:PreDecArch}节中，我们介绍了一种预解码架构，该架构在GPU上实现快速执行并显著降低综合征密度

$s$ ，从而在组合全局算法解码器（如MWPM或并查集）时最小化

DEC

T_{\\text{DEC}}

$T_{DEC}$ 。

4 预解码器架构

在这里插入图片描述 Figure 3: In a vanilla decoding algorithm, an algorithmic decoder receives the error syndromes from the QPU and performs corrections to determine the signs

S_L

$S_{L}$ of the relevant logical observables. When using a pre-decoder, the pre-decoder receives the error syndrome from the QPU and applies spacelike and timelike corrections across all syndrome measurement rounds that were used as inputs. Such corrections produce the signs

(

)

S_L^{(1)}

$S_{L}^{(1)}$ of the logical observables. The new error syndrome obtained from the corrections are then passed to an algorithmic decoder to apply the final set of corrections resulting in a sign

(

)

S_L^{(2)}

$S_{L}^{(2)}$ of the logical observables. The final sign is computed as

(

)

⊕

(

)

S_L=S_L^{(1)} \\oplus S_L^{(2)}

$S_{L} = S_{L}^{(1)} \oplus S_{L}^{(2)}$ .

4.1 使用预解码器的动机

如第\\ref{sec:SurfaceCodeReview}节所述，算法解码器（如最小权重完美匹配MWPM或并查集UF）的解码时间

DEC

T_{\\text{DEC}}

$T_{DEC}$ 强烈依赖于综合征密度

$s$ 。综合征密度本身由诸如底层噪声模型和用于综合征提取的电路等因素决定。这种依赖性在接近错误阈值时变得尤为显著，其中

$s$ 可能很大——特别是对于MWPM，其运行时间按

DEC

∝

(

)

T_{\\text{DEC}} \\propto \\mathcal{O}(s^3)

$T_{DEC} \propto O (s^{3})$ 缩放。因此，通过在全局解码之前降低有效综合征密度，可以实现解码运行时间的实质性减少。

使用第\\ref{sec:SurfaceCodeReview}节中引入的定义，单独使用算法解码器处理

$r$ 轮综合征测量所需的总时间为

tot

(

)

(

)

DEC

(

)

(

)

(3)

T^{(\\text{al})}_{\\text{tot}}(r,s) = T_s + T_l + T^{(al)}_{\\text{DEC}}(r,s), \\tag{3}

$T_{tot}^{(al)} (r, s) = T_{s} + T_{l} + T_{DEC}^{(a l)} (r, s), (3)$

其中

DEC

(

)

(

)

T^{(al)}_{\\text{DEC}}(r,s)

$T_{DEC}^{(a l)} (r, s)$ 表示以综合征密度

$s$ 解码

$r$ 轮所需的时间。

可以通过引入基于AI的预解码器来降低综合征密度，该预解码器在测量综合征的时空体积上执行局部校正。所得混合解码流水线——由预解码器和全局算法解码器组成——如图\\ref{fig:PreDecOverview}所示。局部时空校正使用全卷积三维神经网络实现，如第\\ref{subsec:NNArchHyperParam}小节所述。

设

T_{l_1}

$T_{l_{1}}$ 表示将测量综合征从量子处理单元（QPU）传输到实现预解码器的经典设备所需的时间，设

T_{l_2}

$T_{l_{2}}$ 表示将更新后的综合征从预解码器传输到实现全局解码器的设备所需的时间。在此设置中，处理

$r$ 轮综合征测量的总时间为

tot

(

pra

)

(

)

DEC

(

pre

)

(

)

DEC

(

)

(

′

)

(4)

T^{(\\text{pra})}_{\\text{tot}}(r,s) = T_s + T_{l_1} + T^{(\\text{pre})}_{\\text{DEC}}(r)+ T_{l_2} + T^{(al)}_{\\text{DEC}}(r,s'), \\tag{4}

$T_{tot}^{(pra)} (r, s) = T_{s} + T_{l_{1}} + T_{DEC}^{(pre)} (r) + T_{l_{2}} + T_{DEC}^{(a l)} (r, s^{'}), (4)$

其中

DEC

(

pre

)

(

)

T^{(\\text{pre})}_{\\text{DEC}}(r)

$T_{DEC}^{(pre)} (r)$ 是预解码器运行时间，

′

$s^{'}$ 是应用预解码器后从

$s$ 获得的降低综合征密度。至关重要的是，由于其基于AI的实现，

DEC

(

pre

)

(

)

T^{(\\text{pre})}_{\\text{DEC}}(r)

$T_{DEC}^{(pre)} (r)$ 与输入综合征密度

$s$ 无关。

比较方程(3)和(4)，当满足以下条件时实现净加速：

tot

(

pra

)

(

)

tot

(

)

(

)

T^{(\\text{pra})}_{\\text{tot}}(r,s) < T^{(\\text{al})}_{\\text{tot}}(r,s).

$T_{tot}^{(pra)} (r, s) < T_{tot}^{(al)} (r, s) .$

换言之，当源于更低综合征密度

′

$s^{'}$ 的全局解码时间减少超过预解码和额外通信引入的开销时，预解码的开销就被抵消了。在第\\ref{subsec:GPURuntimes}小节中，我们在NVIDIA GB300 GPU上提供了一系列时空体积的

DEC

(

pre

)

(

)

T^{(\\text{pre})}_{\\text{DEC}}(r)

$T_{DEC}^{(pre)} (r)$ 和

tot

(

pra

)

(

)

T^{(\\text{pra})}_{\\text{tot}}(r,s)

$T_{tot}^{(pra)} (r, s)$ 的详细运行时间估计。

4.2 神经网络架构和超参数

在这里插入图片描述 Figure 4: Example of a four-layer fully connected three-dimensional convolutional neural network used to train our AI-based pre-decoder. The first three layers use

128

n_f=128

$n_{f} = 128$ filters with three-dimensional kernels of size (3,3,3). The final layer always uses four filters since the network has 4 output correction channels.

在本小节中，我们描述用于构建基于AI的预解码器的神经网络架构，并总结产生最优性能的训练超参数。

我们的基于AI的预解码器实现为全卷积三维神经网络，意味着它仅由3D卷积层组成，不使用线性或投影层。这种全卷积设计确保网络输出在每个通道上具有与其输入相同的时空维度，从而能够在综合征数据的整个时空体积上应用局部校正。

此架构的一个关键优势是其可扩展性：网络可以在大小为

(

)

(d,d,d_m)

$(d, d, d_{m})$ 的输入体积上训练，并在推理时应用于大小为

(

′

)

(d',d',d'_m)

$(d^{'}, d^{'}, d_{m}^{'})$ 的体积，其中

≠

′

d \\neq d'

$d \neq = d^{'}$ 且

≠

′

d_m \\neq d'_m

$d_{m} \neq = d_{m}^{'}$ 。具有四个3D卷积层的示例架构如图\\ref{fig:ConvArch}所示，其中每层由其三维核大小和滤波器数量指定。最后一层始终使用四个滤波器，对应于下面描述的四个输出通道。

更深的架构需要跳跃连接以避免梯度消失，这在文献中已有探索。虽然本工作的主要关注点是最小化预解码器运行时间，但我们也在第\\ref{subsec:SynDensLERCorrMatch}小节中考虑它们以实现进一步的LER改进。

3D卷积网络的一个重要架构参数是感受野，它量化影响给定输出元素的输入局部三维窗口的大小。感受野在确定预解码器的最大有效解码距离方面起着核心作用，因为空间或时间范围大于感受野的错误链通常无法仅通过局部操作完全校正。

考虑具有

$l$ 个卷积层的网络，其中第

$j$ 层的核大小为

(

)

(k_j, k_j, k_j)

$(k_{j}, k_{j}, k_{j})$ 。假设所有层使用步幅1和膨胀系数

D=1

$D = 1$ ，感受野由下式给出

∑

(

−

)

(5)

R_l = 1 + \\sum_{i=1}^l (k_i – 1). \\tag{5}

$R_{l} = 1 + i = 1 \sum l (k_{i} - 1) . (5)$

因此，可以通过增加层数或使用更大的卷积核来增加感受野。然而，如第\\ref{subsec:GPURuntimes}小节所示，增加核大小比增加深度导致

DEC

(

pre

)

(

)

T^{(\\text{pre})}_{\\text{DEC}}(r)

$T_{DEC}^{(pre)} (r)$ 的显著更大增加，这促使了本工作采用的架构选择。

4.2.1 输入训练数据

在这里插入图片描述 (a) (b)

Figure 5: (a) Example mapping of

$X$ -type stabilizers to a

D×D

$D \times D$ grid (with

D=5

$D = 5$ ). For any

$D$ , measurement outcomes of weight-four

$X$ -type stabilizers are mapped to the top-left data qubit in its support. Weight-two stabilizers on the left or right boundary are mapped to the top data in its support. (b) Similar mapping as in (a) but for

$Z$ -type stabilizers.

在本小节中，我们描述用于训练神经网络的结构。贯穿全文，表示输入和输出训练数据的张量分别记为 trainX 和 trainY。

为使神经网络能够识别由重复稳定子测量引起的类空间和类时错误，必须在每轮测量中将测量综合征高效编码在二维网格上。此外，晶格边界附近的稳定子统计与体内部不同。为考虑这一点，我们为网络提供显式的几何信息，编码稳定子位置及其相应权重（标准表面码片上为二或四），如下所述。

考虑嵌入在

D \\times D

$D \times D$ 网格上的表面码片，其中

$D$ 表示沿任意行或列的数据量子比特（图\\ref{fig:SurfaceCodeExamp}中的黄色顶点）的最大数量。假设生成了

train

N_{\\text{train}}

$N_{train}$ 个训练样本。对于每个样本

≤

train

1 \\le j \\le N_{\\text{train}}

$1 \leq j \leq N_{train}$ ，稳定子测量进行

d_m

$d_{m}$ 轮综合征测量。对于电路中的每个故障位置，根据底层噪声模型采样错误并通过电路传播。

错误传播后，我们存储（i）连续轮之间数据量子比特错误的差异（以及类时失效，更多内容见第\\ref{subsec:OutputTrain}小节）和（ii）连续轮之间稳定子测量结果的差异，通常称为检测器事件。设

s_{i,k}

$s_{i, k}$ 表示第

$i$ 个稳定子在第

$k$ 轮的测量结果。相应的检测器事件定义为

⊕

−

d_{i,k} = s_{i,k} \\oplus s_{i,k-1}

$d_{i, k} = s_{i, k} \oplus s_{i, k - 1}$

第

$k$ 轮和第

$j$ 个训练样本中所有

$X$ 型稳定子的检测器事件收集为

(

)

(

)

≡

(

)

…

(

)

D^{(j)}_k(X) \\equiv (d_{1,k}(X), \\ldots, d_{K_x,k}(X)),

$D_{k}^{(j)} (X) \equiv (d_{1, k} (X), \dots, d_{K_{x}, k} (X)),$

其中对于

d_x = d_z = D

$d_{x} = d_{z} = D$ 的表面码，

$X$ 稳定子的数量为

(

−

)

K_x = (D^2 – 1)/2

$K_{x} = (D^{2} - 1) /2$ 。类似地，

$Z$ 型稳定子的检测器事件由下式给出

(

)

(

)

≡

(

)

…

(

)

D^{(j)}_k(Z) \\equiv (d_{1,k}(Z), \\ldots, d_{K_z,k}(Z)).

$D_{k}^{(j)} (Z) \equiv (d_{1, k} (Z), \dots, d_{K_{z}, k} (Z)) .$

设

(

)

(

)

(

)

∈

{

}

E^{(j)}(X)_{(i,k)} \\in \\{I,X \\}

$E^{(j)} (X)_{(i, k)} \in {I, X}$ 表示第

$j$ 个训练样本中第

$k$ 轮影响第

$i$ 个数据量子比特的

$X$ 错误。我们定义连续轮之间的错误差异为

(

)

(

)

(

)

⊕

(

)

(

)

−

\\tilde{X}^{(j)}_{i,k} = E^{(j)}(X)_{i,k} \\oplus E^{(j)}(X)_{i,k-1}

$\tilde{X}_{i, k}^{(j)} = E^{(j)} (X)_{i, k} \oplus E^{(j)} (X)_{i, k - 1}$ </spa

全文 - 01 Fast and accurate AI-based pre-decoders for surface codes

表面码的快速高精度AI预解码器

摘要

1 引言

2 贡献总结

3 表面码简要回顾

4 预解码器架构

4.1 使用预解码器的动机

4.2 神经网络架构和超参数

4.2.1 输入训练数据

相关推荐

评论抢沙发

热门标签

热门文章

最新文章

归档

分类

表面码的快速高精度AI预解码器

摘要

1 引言

2 贡献总结

3 表面码简要回顾

4 预解码器架构

4.1 使用预解码器的动机

4.2 神经网络架构和超参数

4.2.1 输入训练数据

相关推荐

评论 抢沙发

热门标签

热门文章

最新文章

归档

分类

评论抢沙发