一、功率器件驱动（MOS/SiC/IGBT，最常用场景）
驱动本质：给栅极电容充放电，核心看峰值拉 / 灌电流、平均驱动功耗、实际开关波形三步校验。
步骤 1：提取两个关键参数
- \\(Q_g\\)：总栅极电荷（nC）；\\(Q_{gd}\\) 密勒电荷（瓶颈）
- \\(V_{GS(drv)}\\)：驱动电压（12V/15V/20V SiC 常用）
- \\(f_{sw}\\)：实际开关频率
- 目标上升\\(t_r\\)、下降\\(t_f\\)（ns，系统允许的最快开关时间）
- \\(I_{OH(peak)}\\)：峰值拉电流（开通，流出芯片）
- \\(I_{OL(peak)}\\)：峰值灌电流（关断，流入芯片）
- 输出导通内阻\\(R_{drv}\\)、最大允许功耗\\(P_{max}\\)
步骤 2：计算所需峰值驱动电流（硬门槛）
基础公式
\\(I_{req(peak)} = \\frac{Q_g}{t_{rise}}\\) 关断同理：\\(I_{req(off)}=\\frac{Q_g}{t_{fall}}\\)
密勒平台\\(Q_{gd}\\)是真正瓶颈，严苛设计用 \\(I_{req} = Q_{gd}/t_{miller}\\) 校核
工程裕量要求（必须留余量）
- 通用开关电源：驱动芯片峰值电流 ≥ 1.5~2 倍计算\\(I_{req}\\)
- 高频 SiC/GaN、大功率 IGBT：≥ 2~3 倍
- 拉、灌电流分开看：很多芯片灌电流 > 拉电流，不能只看一个值
举例 MOS \\(Q_g=80nC\\)，目标\\(t_r=50ns\\) \\(I_{req}=80/50=1.6A\\)，芯片至少选峰值≥2.4A（1.5 倍裕量）
步骤 3：计算平均驱动电流，校验芯片发热
平均电流决定长期温升，峰值只决定开关速度，两者缺一不可： \\(I_{avg}=Q_g \\times f_{sw}\\) 驱动芯片功耗： \\(P_{drv}=V_{drv} \\times Q_g \\times f_{sw}\\) 判断标准：计算功耗 ≤ 芯片最大允许功耗\\(P_{max}\\)，温升≤110~125℃ 高频（>200kHz）、大\\(Q_g\\)器件极易出现峰值够但过热，直接失效。
步骤 4：计入栅极电阻\\(R_g\\)与 PCB 寄生修正（极易忽略）
实际回路总电阻：\\(R_{total}=R_{drv(芯片内阻)}+R_g(外部)+R_{trace(走线寄生)}\\) 真实最大驱动电流被电阻限流： \\(I_{actual}=\\frac{V_{drv}}{R_{total}}\\) 若该值 < 前面算出的\\(I_{req}\\)，驱动能力一定不足，哪怕芯片标称电流很大。
步骤 5：实测波形验证（最终判定标准）
硬件上电测栅极波形，出现以下任意一条 = 驱动能力不足：
二、普通数字 IO 驱动（LED / 继电器 / 光耦小负载）
1. 查芯片极限电流
- \\(I_{OH}\\)：输出高电平最大拉电流；\\(I_{OL}\\)：输出低电平最大灌电流
- 负载电流必须同时小于两者，且留 50% 裕量
2. 电压跌落校验（关键）
负载拉电流过大时，输出高电平会被拉低；灌电流过大低电平抬高：
- 高电平：\\(V_{OH(min)} ≥ 标准逻辑高阈值\\)（如 3.3V 系统≥2.4V）
- 低电平：\\(V_{OL(max)} ≤ 标准逻辑低阈值\\)（如 3.3V 系统≤0.4V） 若负载电流下电压超标，驱动不足。
3. 负载总电流约束
多通道同时输出时，所有引脚拉 / 灌电流总和不能超过芯片全局电流限制（MCU 常标注 ΣIOL、ΣIOH）。
