目录
1.ROM 系列存储器分类（MROM/PROM/EPROM/EEPROM/ 闪存 / SSD / 手机存储）
2.BIOS 芯片与主存统一编址
3.存取周期、存取时间核心概念区分
4.双端口 RAM（多核访存优化）
5.多模块并行存储器
5.1 高位交叉编址
5.2 低位交叉编址（双通道内存原理）
5.3 单体多字 vs 多体多字存储器
6.主存与 CPU 连接：位扩展、字扩展、字位同时扩展
7.存储芯片、译码器、片选电路、时序知识
一、ROM 只读存储器全分类（非易失，断电数据不丢失）
前置对比：RAM（DRAM/SRAM）是易失存储器，断电数据清空；ROM 全部断电保存数据。
1.MROM 掩膜只读存储器
•写入方式：生产厂家通过掩膜工艺出厂时一次性烧入数据
•特性：出厂后完全不可修改，只能读取
•优缺点：可靠性极高；灵活性极差、定制成本高、生产周期长，仅适合大批量统一芯片生产
2. PROM 可编程只读存储器
•写入方式：用户使用专用写入器自行一次性烧录
•特性：仅能写入 1 次，写完无法擦除重写，只读
•对比 MROM：不用工厂定制，小批量使用更灵活
3. EPROM 可擦除可编程 ROM
分两类，擦写方式不同：
（1）UV-EPROM 紫外线擦除
•擦除：芯片石英窗口紫外线照射 8~20 分钟
•缺陷：整片全部擦除，不能单独擦除部分数据，灵活性差
（2）EEPROM 电可擦除
•擦除：电信号擦除，无需紫外线
•优势：支持按字节 / 指定区域单独擦写，不用整片清空
4. Flash Memory 闪存（EEPROM 进化版）
日常 U 盘、SD 卡核心介质
1.核心特点
￮非易失，断电存数据；支持反复快速擦写
￮存储单元仅单个 MOS 管，位密度极高，同体积容量远大于 RAM
￮写入速度＜读取速度：写入前必须先擦除，读无需预处理
2.延伸硬件
￮SSD 固态硬盘：多块闪存芯片 + 专用控制单元，速度远高于机械硬盘；服务器云存储多用机械盘控成本
￮手机内置存储：高集成度低功耗闪存，同容量比 SSD 成本更高
3.日常名词解释
手机参数标注 RAM = 运行内存；ROM = 机身闪存辅存
补充：ROM&RAM 易混点
1.ROM、RAM 都支持随机存取（给地址可直接访问，顺序读取不是二者区分标准）
2.区分核心：RAM 易失、ROM 非易失
二、BIOS 芯片（主板 ROM）
1.存储内容：自举装入程序（开机引导程序）
2.作用：电脑开机时 RAM 无系统，CPU 从 BIOS 读取指令，驱动 IO 把硬盘操作系统加载进主存
3.归类：逻辑上属于主存，和内存条 RAM 统一编址
4.统一编址：CPU 给 RAM、ROM 分配连续地址段，例如 0~1023 给 BIOS，1024 往后分配给内存条
三、基础概念：存取时间 vs 存取周期
1.存取时间 R：CPU 发起读写到拿到数据的耗时
2.存取周期 T：连续两次读写允许的最小间隔时间
3.DRAM 特性：破坏性读出，读完需要电容恢复，T 远大于 R（例：T=4R）
4.痛点：CPU 速度远快于内存，内存恢复等待会拖慢性能，解决方案：双端口 RAM、多体并行存储器
四、双端口 RAM（多核 CPU 访存优化）
适用场景：多个 CPU 核心同时访问同一块内存
1.硬件结构：两套独立地址总线、数据总线、控制总线，两个读写端口
2.四种访问冲突规则
a.两端口访问不同地址：无冲突，可同时读写
b.两端口同时读同一地址：无冲突，读不修改数据
c.两端口同时写同一地址：冲突，数据互相覆盖，禁止
d.一个写、一个读同一地址：读出数据不稳定，禁止
3.冲突处理：内存控制电路发送忙信号，延迟其中一个端口访问
4.类比操作系统读者写者问题：允许多读，禁止同时写 / 读写混合
五、多模块并行存储器（解决单核 CPU 等待内存恢复）
分为：多体多字（多根内存条）、单体多字（单组多存储单元）
5.1 多体多存储器（多内存条）
将主存拆分为多个独立存储体（M0、M1、M2…），每个体拥有独立地址、数据、控制电路，可并行工作
1）高位交叉编址
•规则：地址高位区分存储体，低位为体内地址
•示例 4 个体：最高 2 位表示体号，剩余位体内地址
•缺陷：连续数据全部存在同一个存储体，访问完必须等待存储周期，无法并行
连续读取 N 个字耗时 = N × T，无提速，仅扩容内存容量
2）低位交叉编址（考试重点、双通道内存原理）
•规则：地址最低几位作为体号，高位为体内地址
•例 4 体：地址末 2 位选 M0/M1/M2/M3，连续地址分散在不同存储体
•流水线并行原理（T=4R）
读取第 1 个字 R 时间→M0 空闲，立刻读取 M1；再 R 读取 M2… 循环复用存储体
连续读取 N 个字总耗时：T + (N-1)*R
•最优体数：M ≥ T/R，刚好无空闲无浪费；M<T 会产生等待；M> 硬件资源闲置
•实用：电脑双通道内存 = 二体低位交叉，两根同容量同频率内存插同色插槽，才能开启流水线提速
不同容量 / 频率内存：高地址单通道，游戏卡顿、性能不稳定
3）高位 vs 低位交叉对比
类型连续访问性能用途
高位交叉无提升，串行访问单纯扩容内存
低位交叉流水线并行，速度大幅提升双通道、高性能内存
5.2 单体多字存储器
1.结构：一套读写电路，一次读取一整行多个存储字
2.特点：不能单独访问单个地址，只能整行读出，灵活性差
3.速度：连续数据平均读取速度和低位交叉接近；零散数据冗余读取，效率低
六、主存与 CPU 的连接：三种扩展方式
存储芯片基础引脚：A 地址线、D 数据线、CS 片选、WE 读写控制线
•CS/WE 上方横线 = 低电平有效；无线 = 高电平有效
•MAR、MDR 集成在 CPU 内部
6.1 位扩展（拓宽存储字长）
场景：单芯片字长不足，拼接多片凑齐 CPU 总线宽度
示例：8K×1bit 芯片，8 片并联组成 8K×8bit
•所有芯片共用地址线、片选、读写信号
•每片分别连接数据总线 1 位，组合成完整 8 位数据输出
6.2 字扩展（扩充存储总容量）
场景：单芯片存储字数不够，增加芯片拓展地址空间
核心：使用译码器控制片选，同一时间仅一片芯片工作
1.线选法：直接用高位地址线做片选，缺点地址不连续，极少使用
2.译码器片选（主流）
例：3-8 译码器：3 根输入地址线，输出 8 路片选信号，每次仅一路有效，地址连续
6.3 字位同时扩展
同时扩容容量 + 拓宽字长
步骤：先位扩展组成一组满足字长；多组再通过译码器字扩展，整体主存地址连续
七、译码器与硬件时序考点
1.常用译码器 74LS138（3-8 译码器）
2. CPU 访存时序流程
八、本章核心考点总结
1.ROM 各类擦写方式、读写速度特性、手机 / SSD 硬件对应关系
2 BIOS 属于主存，RAM/ROM 统一编址概念
3 存取周期 T > 存取时间 R，DRAM 破坏性读出
4 双端口 RAM 读写冲突四条规则
5 低位交叉编址流水线计算、双通道内存原理（高频计算题）
6 位扩展、字扩展、字位扩展电路区分
7 译码器片选、高低电平有效、74LS138 使能端作用
