瞬态响应的知识

频域模型：带宽与频率响应

电压跟随器(见图 4.14)的小信号带宽是 ft​，故它的频率响应可以写成：

物理含义：这是一个低通滤波器的特性。ft​ 被称为增益带宽积（GBW）或小信号带宽。当输入信号的频率 f 等于 ft​ 时，放大倍数会下降到直流增益的约 0.707 倍（即 −3dB 点）。

 时域模型：阶跃响应与指数曲线

上式表明在 s=−2πft​ 处有一个极点。用幅值足够小的电压阶跃信号 Vm​ 作为输入，在输出可以得到指数响应为：

当给这个系统输入一个非常小幅度的电压阶跃信号 Vm​（代表突然打开开关）时，由于电容等寄生参数的存在，输出信号 vo​(t) 不会瞬间跳变，而是按指数规律缓慢上升

Vo​ 从 10%Vm​ 上升到 90%Vm​ 所用的时间 tR​ 称为上升时间，它表示指数型摆动上升速度的快慢。易得 ，即

上式给出了频域参数 ft​ 和时域参数 tR​ 之间的关系。显然，ft​ 越大，tR​ 就越低。

频域的带宽越高，时域的响应速度就越快。

为方便起见，对于 τ=1/(2π×10^6)≈159 和 tR​≈350ns 的 741 运算放大器，它的瞬态响应图形画在附录 3A 的图 3A.6 中，也就是图 4.15 所示的在 PSpice 里用 741 的宏模型仿真得到的图形。响应中存在少量的振铃是由于存在高阶复极点(这在主极点近似中被忽略掉了)。

转换速率的限制

现象描述：

前文提到的指数响应是在输入信号幅度较小时发生的。但当输入阶跃信号的幅度 Vm​ 增大到一定程度时，输出电压的变化率（斜率）不会无限增加，而是会达到一个饱和值。这个最大斜率常数就是转换速率（SR）。

物理成因（非线性限制）：

文中明确指出，SR是一个非线性的大信号参数。造成这一现象的根本原因在于运放内部的频率补偿电容（Cc​）。当输入信号突变时，运放内部的电流源需要对这个电容进行充电或放电。由于芯片内部驱动电流的能力是有限的，电容两端的电压变化率自然受限，导致输出电压像一个“斜坡”一样缓慢爬升，而不是瞬间完成。

Vo​ 随着时间呈现指数型变化，而变化速率在开始处最大。

利用式可得

如果增大 Vm​ 的值，为了能使输出在 tR​ 时间内完成从10%到90%的过渡，输出的响应速度也会增大。然而在实际中发现，当输入阶跃信号大

于某个幅度时，输出斜率就会在某一常数处饱和，这个常数称为转换速率(SR)。输出波形此时不再是一条指数曲线，而是一个斜坡(稍后将会更详细地了解到，转换速率极限是一个非线性作用的结果，造成该现象的原因是内部电路对频率补偿电容 Cc​ 充电和放电的能力有限)。

SR的单位是V/μs。由产品手册可知，741C类运算放大器的SR=0.5V/μs，而741E类运算放大器的SR=0.7V/μs。这意味着741C类电压跟随器需要约(1V)/(0.5V/μs)=2μs的时间才能完成1V的输出摆动。

特性

上升时间 (tR​)

转换速率 (SR)

需要强调的是，SR是一个非线性的大信号参数，而 tR​ 则是一个线性的小信号参数。对应于转换速率极限开始时的临界输出阶跃幅度为 。利用式(4.28)，可得：

对于741运算放大器来说，。

这意味着只要阶跃信号小于80mV，741C类电压跟随器的响应呈现一个 τ=159ns 的指数变化。然而，对于一个更大的输入阶跃来说，输出转换的速率为一个常数0.5V/μs，直至达到最终值的80mV范围内。在这以后，输出曲线与指数形式变化的剩下部分一致。用 βft​ 取代 ft​ 可将上述结论扩展到 β<1 的电路中去。

———————————–

已知某一反相放大器使用 741 运算放大器和 R1​=10kΩ，R2​=20kΩ 构成。当 vi​(t) 为一个从 0 到 1V 的阶跃信号时，利用 PSpice 仿真 vo​(t) 和 vN​(t)。手算验证并讨论所有重要的特征。

解：

参考图 4.17 可知，当增益为 −2V/V，输入为从 0 到 1V 的阶跃信号时，输出从 0 响应到 −2V。起初瞬态响应受转换速率的限制，最后才呈现指数型变化，其中转换过程持续 (2/0.5)μs=4μs。转换过程中，运算放大器不足以对 vN​ 构成影响，故在此可用叠加定理得：

当阶跃信号刚到来时，vo​ 还来不及反应仍为 0V，故 vN​ 跟随输入从 0 变为 0.667V，此时 vN​ 与虚拟地的偏差最大。只有当运算放大器结束转换过程时，vN​ 才接近虚拟地电位，并以 τ=1/(2πβft​) 呈现指数型变化。由 β≈1/3 可得 τ=477ns。另外，由于 SR/(2πβft​)=239mV，转换过程会一直持续到 Vo​ 与最终稳态值 −2.0V 的偏差小于 0.239V，然后剩下过程呈现指数型变化。

全功率带宽

无论何时采取措施试图超越运算放大器的 SR 能力，转换速率极限的作用都会使输出信号出现失真。

转换速率（SR）与正弦波失真的根源

当运放输入正弦波信号​ vi​=Vim​sin(2πft) 时，理想输出应为 vo​=Vom​sin(2πft)（Vom​ 为输出幅值，与输入幅值 Vim​、增益相关）。

正弦波的最大变化速率

对输出电压求导（变化速率）：

其最大值出现在 cos(2πft)=±1 时，即：

为了防止出现失真，必须要求 (dvO​/dt)max​≤SR，即

频率与幅值的“权衡”（Trade-off）

揭示了频率 f 和幅值 Vom​ 的反比关系：

• 若需高频工作（f 大），则必须降低输出幅值 Vom​，否则 fVom​ 会超过 SR/(2π)，导致失真。

• 若需大输出幅值（Vom​ 大），则必须降低工作频率 f，才能保证 fVom​≤SR/(2π)。

具体来说，如果想要利用 741C 类电压跟随器的全小信号带宽 ft​，必须使 。反之，如果想要得到一个 Vom​>Vom(crit)​ 的无失真输出，必须使 ​。例如，要得到一个 Vom​=1V 的无失真交流输出，741 C 类跟随器必须工作在低于 频率下，它恰好低于 ft​=1MHz。

全功率带宽 (FPB) 是指运算放大器能产生最大幅度的无失真交流输出时的最大频率。这个幅度值依赖于具体的运算放大器和供电电源。假设对称的饱和输出值为 ±Vsat​，可写出：

全功率带宽（FPB）是指：运放能够产生最大无失真交流输出时的最高频率（超过此频率，即使幅值未达到电源限制，输出也会因SR不足而失真）

因此，对于 Vsat​=13V 的 741C 类运算放大器有。

当超过这个频率时，输出信号将出现失真和幅度下降。使用该运算放大器时，要确保既不超过它的转换速率极限 SR 又不超出它的 −3dB 频率 fB​。

—————————–

一个 741C 类运算放大器的电源电压为 ±15V，将它装配成一个增益为 10V/V 的同相放大器。(1) 如果交流输入幅值为 Vim​=0.5V，求输出不出现失真的最大频率。(2) 如果 f=10kHz，求输出不出现失真的最大 Vim​。(3) 如果 Vim​=40mV，求有效的工作频率范围。(4) 如果 f=2kHz，求有效的输入幅值范围。

解：

建立时间 ts​

• 上升时间 (tR​) —— 小信号指标

  • 定义：通常指输出信号从终值的 10% 上升到 90%（有时定义为 0% 到 100%）所需的时间。

  • 物理含义：反映了运放在小信号条件下，对输入阶跃信号的初始响应速度。这主要由运放内部的主极点（低频极点）决定的带宽所限制。

• 转换速率 (SR) —— 大信号指标

  • 定义：输出电压变化的最大速率，即。

  • 物理含义：反映了运放在大信号条件下的响应能力。当输入信号变化过快，或者输出需要跨越较大的电压范围时，运放内部的补偿电容需要通过电流源充电/放电来实现电压变化。由于物理电流的限制，电压不能瞬时跳变，从而形成了一个斜坡状的上升过程。

• 建立时间 (ts​) —— 综合性能指标

  • 定义：输入施加一个大阶跃信号后，输出从开始变化到最终稳定在终值的某个微小误差带内（例如 ±0.1%​ 或 ±0.01%）所需的总时间。

  • 物理含义：这是衡量高速运放性能最重要的指标之一。它不仅包含了前面的 tR​，还包含了后续消除过冲和振铃的时间。

上升时间 tR​ 和转换速率 SR 分别在小信号和大信号条件下，表明输出变化的快慢程度。

一般规定当输入为 10V 阶跃信号时，输出要达到 0.1% 和 0.01% 的精度，一般有 ts​=135ns。

如图 4.18a 所示，ts​ 由四个时间段组成：

• 初始传输时延：由于信号通过运放内部的多个极点，会产生固定的时间延迟，输出开始移动的时间滞后于输入。

• 受 SR 限制的变化过程：输出开始以近似恒定的斜率（即 SR）上升或下降，直到接近最终的终值。

• 过载恢复过程：当输出接近终值时，由于内部电容的电荷积累，输出可能会冲过头（过冲），然后需要一段时间从这个“过载”状态中恢复。

• 最终平衡过程：输出在终值附近小幅振荡（振铃），最终稳定在规定的误差范围内。这个阶段通常受到运放内部非线性因素（如寄生电容、电感谐振）的影响。

建立时间同时受线性和非线性因素影响，并且一般来说很复杂。

小的 tr 和高的 SR 并不一定能得到一个小的 ts​。

• 高 SR 带来的副作用：为了实现极高的转换速率，运放内部可能需要设计较大的补偿电容或强电流源。这可能导致运放的开环增益带宽积降低，或者在阶跃响应的末端引入严重的阻尼不足（即振铃幅度变大）。

• 振铃的影响：如果一个运放压摆极快（tR​ 极小），但产生了剧烈的振铃，那么它在误差带内（如 ±0.01%）稳定下来的时间反而会很长。因此，优秀的运放设计需要在压摆率和相位裕度（稳定性）之间取得平衡。

例如，运算放大器可能很快就能达到 0.1% 精度，但是由于存在非常长时间的振铃，可能还需要导致相当长的时间才能稳定在 0.01% 的范围内。

图 4.18b 展示了一个常见的用于测量 ts​ 的电路。

将需要测量的器件(DUT)接成一个单位增益反相放大器，这里等值电阻 R3​ 和 R4​ 组成了一个虚地电路，由 和 ，有 vOS​=0V。

实际上，由于运算放大器产生的瞬态变化，vOS​ 会瞬间地偏离零电位，我们可以通过观察这个偏移量来测量 ts​。对于一个 10V 阶跃输入、误差范围为 0.01% 的运算放大器来说，vOS​ 必须稳定在终值的 ±0.5mV 内。

在这里，肖特基二极管的作用是防止示波器的输入放大器发生过载。为了避免探头杂散电容产生负载效应，要用一个 JFET 组成的源极跟随器对 vO​ 进行缓冲。可以查阅产品手册推荐的用于测量 ts​ 的电路。

为了更好地达到运算放大器建立时间的能力，必须适当地注意元器件的选择、布局和接地，否则，煞费苦心的放大器设计过程就失去了意义。

这包括使元件引线尽量短，采用金属薄膜电阻，元件排放方向一致(使杂散电容和连接电感最小)，旁路供电电源，以及给输入、负载和反馈网络提供独立的接地回路等。在高速度高精度 D/A 转换器、采样/保持放大器和多路复用放大器中，快速建立时间显得尤其重要。

转换速率限制：产生和消除

即使是定性理解也能更好地帮助用户选择运算放大器，因此研究导致转换速率极限产生的原因是有指导意义的。

只要输入阶跃的幅度 Vm​ 足够地小，输入级就会按比例作出响应，有 iO1​=gm1​Vm​。根据电容定律，dvO​/dt=iO1​Cc​=gm1​Vm​/Cc​，说明输出变化速率也正比于 Vm​。然而，如果输入 Vm​ 过大，电流 iO1​ 会在 ±IA​ 达到饱和，如图 3.2b 所示。电容 C 会以 (dvO​/dt)max​=IA​/Cc​ 的速度充电，而这恰好就是转换速率：

左侧输入一个阶跃信号 vi​，连接到由晶体管 Q1​（NPN）和 Q2​（PNP）组成的差分输入级。Q3​ 和 Q4​ 是发射极负反馈晶体管。恒流源 IA​ 提供偏置电流。输入级的输出电流 iO1​ 流向补偿电容 Cc​。Cc​ 连接到一个增益为 −a2​ 的中间级放大器，最后经过一个增益为 1 的输出级，产生输出电压 vO​。右侧展示了 vO​ 的阶跃响应波形。

差分输入级（Q1、Q2）负责将输入电压差转换为电流。

恒流源 IA​​ 为输入级提供尾电流（即偏置电流）。

补偿电容 Cc​​ 是米勒补偿电容，接在中间级（增益 −a2​）的输入和输出之间。

当输入端施加一个大幅度的阶跃信号时，差分输入级会瞬间饱和：一侧晶体管完全导通，另一侧完全截止。此时，恒流源 IA​ 的全部电流（或绝大部分）会流向补偿电容 Cc​ 进行充电或放电。

根据电容的电流-电压关系 i=​，输出电压的变化率为：

这就是转换速率的基本公式。对于 741 运放，代入 IA​=19.6μA 和 Cc​=30pF：

这与 741 产品手册上的典型值（0.5~0.7 V/μs）完全吻合。

在转换期间，因为输入级饱和会使开环增益急剧下降，所以 vN​ 可能会明显偏离 vP​，意识到这一点是很重要的。在转换期间，电路对输入中的任何高频分量都不敏感。特别是，在此期间反相电路的虚地条件不成立。

在 SR 限制下，运放处于大信号工作状态：

• 虚地（虚短）失效：正常情况下运放的负反馈会使 vN​≈vP​。但在转换期间，输入级饱和，开环增益急剧下降，负反馈无法维持平衡，因此 vN​ 会明显偏离 vP​。
• 对高频分量不敏感：因为电路正在全力对 Cc​ 进行恒流充放电，输入端的微小高频变化被饱和的输入级“淹没”了，系统暂时失去了线性放大能力。

将大信号和小信号特性联系起来看，还可以得更深入的细节。由式(4.8a)可得 ft​=gm1​/(2πCc​)。求解 Cc​，并代入式，可得：

提高转换速率（SR）的三种方法
 

一般来说，具有高 ft​ 的运算放大器也倾向于具有高的 SR。 减小 Cc​ 可以增大 ft​。这个结论在无补偿运算放大器中尤其有用，因为用户能够确定一个补偿网络，同时使 SR 最大。在高增益电路中采用 301 运算放大器和 748 运算放大器，可用更低的 Cc​ 进行补偿，以实现更高的 ft​ 和更高的 SR。甚至在低增益应用中，明显提高 SR 的途径可能是频率补偿电路而不是主极点。常见的例子有称为输入滞后和前馈补偿的方法。例如，进行主极点补偿后，301 运算放大器的动态特性可以做到类似于 741 运算放大器。然而，使用前馈补偿后，它可以实现 ft​=10MHz 和 SR=10V/μs。

方法 1：减小补偿电容 Cc​（或优化补偿方式）

原理：SR=IA​/Cc​，Cc​ 越小，充电越快；ft​=gm1​/(2πCc​)，Cc​ 越小，带宽也越宽。两者同时提升。

应用：像 301、748 这类无内部固定补偿的运放，允许用户根据应用需求外接补偿网络。如果在高增益电路中只需要较窄的带宽，可以用很小的 Cc​ 实现极高的 SR 和 ft​。

高级技巧：采用前馈补偿（Feedforward Compensation）或输入滞后补偿，可以在不牺牲稳定性的前提下，突破主极点补偿的 SR 限制。例如 301 运放使用前馈补偿后，可实现 ft​=10 MHz 和 SR=10 V/μs，远超 741 的性能。

第二种增加 SR 的方法是降低输入级跨导 gm1​。对于 BJT 电路输入级，利用射极负反馈可以减少 gm1​，即通过在差分输入对上与射极串联一个合适的电阻来有意减少跨导的一种方法。LM318 运算放大器利用这种技术实现了 SR=70V/μs 和 ft​=15MHz。另外，在近似的偏置条件下，采用 FET 差分输入对也能降低 gm1​，因为 FET 的跨导远远低于 BJT 的跨导。例如，与 741 运算放大器类似的 TL080 运算放大器，它用输入 JFET 对代替了输入 BJT 对，得到了 SR=13V/μs 和 ft​=3MHz。现在我们已经知道了使用 JFET 输入对管的两个好处：一是能够实现非常低的输入偏置和失调电流；另一个原因是可以提高转换速率。

方法 2：降低输入级跨导 gm1​

原理：从​​ 可知，gm1​ 越小，SR 越大（且不影响 ft​ 的定义式，因为 Cc​ 可以相应调整）。

手段 A（射极负反馈）：在 BJT 差分对的发射极串联电阻（文中 Q3、Q4 就是负反馈晶体管，构成线性化恒流源或电阻），可以有意压低跨导。典型代表是 LM318，通过这种技术实现了 SR=70 V/μs 和 ft​=15 MHz，适合高速场景。

手段 B（FET 输入级）：场效应管（FET/JFET）的跨导天生远低于 BJT。用 JFET 差分对替代 BJT 差分对（如 TL080​ 替代 741），可以在相似偏置下获得更高的 SR（13 V/μs vs 0.5 V/μs）。

额外好处：JFET 输入阻抗极高，因此输入偏置电流和失调电流极低；同时提高了 SR。这就是为什么现代高精度或高速运放常采用 JFET 或 CMOS 输入级的原因。

第三种增加 SR 的方法是增加 IA​。这在可编程运算放大器中尤其重要。之所以称为可编程运算放大器，是因为用户可通过外部调节 ISET​ 来设置它的内部工作电流（而这个电流通常是通过接一个合适的外部电阻来设定的，如产品手册上所给定）。内部工作电流包括静态电源电流 IQ​ 和输入级偏置电流 IA​，这些电流和通过与 ISET​ 镜像拷贝产生，因此可以在很大的范围上选取值。ft​ 和 SR 都与 IA​ 成正比，即与 ISET​ 成正比。也就是说运算放大器的动态性能也是可以设置的。

方法 3：增加偏置电流 IA​（可编程运放）

原理：从 SR=IA​/Cc​ 和 ft​∝gm1​∝IA​ 可以看出，SR 和 ft​ 都与 IA​ 成正比。增大工作电流，速度和带宽都会线性提升。

应用：可编程运算放大器（如 LM346 等）。用户通过外部电阻设定一个电流 ISET​，芯片内部通过电流镜将 IA​ 和静态电流 IQ​ 与 ISET​ 成镜像比例。这样，用户可以通过改变一个外接电阻，同时调整运放的功耗和动态性能（速度越快，功耗越大）。这在需要灵活适配不同速度/功耗需求的系统中非常有用。