计算机组成原理 课程设计三：存储系统设计

一、课程设计目的

（一）第 1 关 汉字字库存储芯片扩展实验

本实验旨在理解存储系统位扩展、字扩展的基本原理，掌握利用存储芯片构建指定容量汉字字库的方法，能够完成字库数据填充与功能验证，建立对存储系统扩展设计的基础认知。

（二）第 2 关 MIPS 寄存器文件设计

本实验旨在掌握 MIPS 寄存器文件的基本概念与工作机制，熟练运用多路选择器、译码器等 Logisim 组件，实现支持双端口读、单端口写的寄存器文件电路，深化对寄存器文件逻辑功能的理解。

（三）第 3 关 MIPS RAM 设计

本实验旨在理解主存地址编址规则与存储位扩展思想，构建支持字节、半字、字三种访问模式的 32 位存储器子系统，掌握不同访问模式下的地址译码与数据读写逻辑，提升存储器子系统设计与验证能力。

（四）第 4 关 全相联cache设计

本实验旨在理解全相联cache原理，掌握数据查找、地址映射、替换算法核心技术。运用Logisim组件构建只读cache模块，实现地址比较、命中判断等逻辑，掌握验证方法，提升电路应用与问题排查能力，建立存储层次优化认知。

（五）第 5 关 直接相联cache设计

本实验旨在理解直接相联cache的核心概念与工作机制，掌握cache实现中数据查找、地址映射、替换算法三大关键技术。熟练运用Logisim组件，构建含8个cache行、支持字节访问的只读cache模块，实现地址译码、命中判断、缺失处理及块数据载入等逻辑，提升存储器设计与验证能力。

（六）第 6 关 4路组相连cache设计

本实验旨在理解4路组相连cache工作原理与存储层次设计思想，掌握数据查找、地址映射、替换算法三大技术。学生需强化Logisim组件应用能力，实现只读cache电路及核心逻辑，提升数字电路设计与问题解决能力。

（七）第 7 关 2 路组相联 Cache 设计

本实验旨在掌握 Cache 的核心技术（地址映射、数据查找、替换算法），熟悉只读 Cache 的工作流程，能够在 Logisim 中实现基于块交换机制的组相联 Cache 电路，理解 Cache 命中 / 缺失的判断逻辑与数据调度过程。

• 课程设计内容

（一）第1关：汉字字库存储芯片扩展实验

1. 实验环境：使用Logisim软件，打开工程文件storage.circ进行实验。

2. 电路设计：利用4片4K×32位ROM和7片16K×32位ROM，完成16K×16点阵GB2312汉字字库的构建。电路输入为7位区号（Qu）和7位位号（Wei），需一次性输出一个汉字的256位点阵信息，即8组32位点阵数据（Di）。

3. 电路引脚：

4. 核心要求：掌握存储芯片位扩展与字扩展技术，完成字库地址译码逻辑设计，正确填充汉字点阵数据，实现区位码到汉字点阵的准确映射，保障数据输出完整无误。

（二）第2关：MIPS寄存器文件设计

1. 实验环境：使用L