面向先进封装的分布式硅电容器特性表征
摘要
随着人工智能（AI）加速器（如GPU、TPU、ASIC）功耗和电流密度的持续攀升，电源分配网络（PDN）面临着前所未有的挑战。传统多层陶瓷电容器（MLCC）与片上电容在频率覆盖上存在关键缺口（10–100 MHz），而分布式硅电容器（DSC）凭借高电容密度、超低寄生电感和优异的瞬态响应能力，成为填补这一缺口的关键技术。本文系统介绍DSC在先进封装中的特性表征方法，包括测量技术、建模策略以及电压和温度依赖性的量化分析，为高性能计算系统的电源完整性设计提供参考。
1. 引言：AI功耗挑战与频率缺口
现代AI工作负载要求加速器提供400–700 W甚至更高的功率，峰值电流超过1000 A，且电流瞬变发生在纳秒时间尺度。高 di/dt 事件会引发严重的电压降和PDN噪声，威胁系统可靠性和性能。传统PDN方案中，片上电容主要覆盖 >100 MHz 的高频区域，板级MLCC工作在 <10 MHz 的低频区域，而AI加速器瞬变能量集中在10–100 MHz的中频段，形成显著的频率缺口。
分布式硅电容器正是为解决这一问题而设计。DSC采用高k介质层（5–50 nm厚）和垂直集成结构，电容密度可达100–500 nF/mm²，等效串联电感（ESL）低至20–80 pH，等效串联电阻（ESR）为20–100 mΩ，串联谐振频率约45 MHz，完美覆盖关键中频段。
2. DSC封装架构与等效电路
DSC以芯片形式集成于封装基板，典型结构包括：硅基电容单元、再分布层（M1/M2，2–5 μm铜）、凸点下金属化（UBM）以及C4焊料凸点（间距120–200 μm）。整个垂直集成高度小于100 μm，极大缩短了电流路径，降低环路电感。
其等效电路可用四个主要参数描述：电容 CC（约500–530 nF）、ESR、ESL以及并联的漏电阻 RPRP。串
