一、概述
在2026年2月于旧金山举行的IEEE国际固态电路会议（ISSCC）上，意法半导体（STMicroelectronics）团队展示了一款备受瞩目的54×42分辨率SPAD激光雷达接收器SoC。该芯片采用3D堆叠65/40nm技术，将SPAD像素阵列、高频TDC、双计数器、片上帧存储器、点云图像信号处理（ISP）链，以及25V升压电源全部集成在单颗芯片上。该SoC支持多频ToF和顺序直方图ToF两种工作模式，输出60fps点云，测距范围9.6米，精度优于1厘米。
二、研究背景与问题
激光雷达（LiDAR）和飞行时间（ToF）传感器已广泛应用于场景建模、机器视觉、手机、XR设备、安防、机器人等领域。然而，现有方案存在一个核心矛盾：
-
长距离、高分辨率设备（如汽车LiDAR）需要大容量直方图存储，但将存储放在传感器芯片外围会严重限制分辨率提升。
-
短中距、紧凑设备（如手机、机器人）采用3D堆叠技术将电路放在SPAD下方，实现像素级TDC或紧凑直方图，但往往在分辨率和测距范围之间做出取舍。
传统LiDAR接收器存在三种主流架构，各有其局限性：
外围直方图架构：将大容量直方图存储器放在传感器阵列外围，可实现长距离探测，但扩展至高分辨率时存储和带
