一、寄存器基础定义（标准 ARM STM32 GPIO）
1. GPIOx_ODR 输出数据寄存器（32 位，低 16 位有效）
- 功能：保存当前引脚输出电平，可读可写
- 读：获取端口所有引脚当前输出状态；
- 写：整体覆盖端口电平，修改单引脚必须采用「读 – 改 – 写」流程。
- 位规则：ODR.bit[n] = 1 → 引脚 n 输出高；ODR.bit[n] = 0 → 引脚 n 输出低。
- 单引脚操作示例：
// 引脚5置高
GPIOA->ODR |= (1 << 5);
// 引脚3置低
GPIOA->ODR &= ~(1 << 3);
操作拆解：读 ODR → 逻辑运算修改指定位 → 写回 ODR，三步总线操作。
2. GPIOx_BSRR 置位复位寄存器（32 位，只写寄存器，读无意义）
寄存器天然分区，高低 16 位完全独立，写 1 生效，写 0 无任何作用：
- 核心特性：仅写操作，无需读取寄存器，单条总线指令完成电平修改，硬件原子操作。
- 单 / 多引脚操作示例：
GPIOA->BSRR = (1 << 5); // 引脚5拉高
GPIOA->BSRR = (1 << 3) << 16; // 引脚3拉低
GPIOA->BSRR = (1<<5) | ((1<<3)<<16); // 引脚5拉高、引脚3拉低，单次写入完成
二、为什么有 ODR 还需要 BSRR？四大核心区别
1. 操作原子性差异（最关键）
-
ODR 非原子操作
修改任意引脚电平必须：读 → 修改 → 写回。
若执行中途触发中断，中断内同步修改同一端口 ODR，中断返回后主程序写回旧读取值，中断电平修改直接被覆盖，引脚电平错乱，多任务 / 中断场景存在严重竞态风险。
-
BSRR 硬件原子操作
全程无读寄存器步骤，仅单次写总线操作，硬件内部独立处理置位、复位逻辑。
中断打断不会破坏引脚状态，多中断、多线程操作 GPIO 无竞争问题，中断安全。
2. 功能能力：能否一次同时拉高、拉低不同引脚
- ODR：不支持。单次赋值只能统一置 1 或清 0，如需同时拉高一批、拉低另一批引脚，必须分多次运算、多次写 ODR，效率低且风险高；
- BSRR：原生支持。低 16 位控制拉高，高 16 位控制拉低，一次写入即可完成两组引脚相反电平切换，仅 1 次总线访问，执行效率更高。
3. 读写权限与适用场景
- 适用场景：需要读取引脚当前输出状态；批量整体改写整个端口输出电平。
- 短板：单纯控制引脚高低电平不推荐。
- 适用场景：绝大多数 GPIO 输出电平控制（点灯、驱动外设、脉冲输出等）；中断 / 多任务环境 GPIO 操作；批量差异化电平切换。
- 短板：无法读取引脚输出状态。
4. 指令执行效率
- ODR 改引脚：至少 3 条总线操作（读、运算、写回）；批量操作循环次数多；
- BSRR 改引脚：仅 1 条写总线指令，无论操作多少引脚，单次写入完成，节省 CPU 周期。
三、补充配套寄存器：GPIOx_BRR（复位寄存器）
部分 STM32 提供独立 BRR 寄存器，仅实现「写 1 清零引脚」功能，等价于 BSRR 高 16 位。 工程开发优先使用 BSRR，一个寄存器同时实现置高、置低，无需切换寄存器，代码更简洁。
四、ODR / BSRR 核心对比表
| 读写属性 | 可读、可写 | 只写，读取无意义 |
| 引脚修改流程 | 读 – 改 – 写，多步操作 | 仅单次写入，无读操作 |
| 原子性 | 非原子，中断易产生数据竞争 | 硬件原子操作，中断安全 |
| 单次操作能力 | 无法同时拉高、拉低不同引脚 | 一次写入可同时拉高 / 拉低多组引脚 |
| 总线访问次数 | 修改单引脚至少 3 次总线操作 | 任意引脚组合仅 1 次写操作 |
| 核心用途 | 查询引脚输出状态、整端口批量覆写 | 日常控制引脚高低电平、中断 GPIO 操作 |
