FPGA 从入门到精通：架构、设计流程、时序约束与工程实践全解析
1. 引言：为什么今天仍然值得学习 FPGA 在 GPU 算力狂飙、专用 ASIC 层出不穷的时代，FPGA（Fiel...
标签：#fpga
admin
科研 DAQ 国产化替换：从 “平替” 走向性能反超，USB6001P 技术解读
/* MD / 富文本中的 .toc（含博客园搬家等嵌套结构）；.toc-box 在侧栏，不受影响 */#content_views .toc,/* 编辑器常在...
AXI总线详细完整介绍：AMBA AXI协议与FPGA实现
一、AXI总线 详细完整介绍（AMBA AXI）1.1 AXI总线的基础定位AXI（Advanced eXtensib...
简单cpu搭建（增添3个新功能）
功能更新：立即数判断采用指令的最后一位作为立即数判断的依据。0为寄存器型指令（R型指令），1为立即数型指...
（论文速读）BearingPGA-Net：知识蒸馏 + FPGA 加速的轻量轴承故障诊断网络
论文题目：BearingPGA-Net: A Lightweight and Deployable Bearing Fault Diagnosis...
AD9653采集模块有哪些接口？8路输入、时钟与板间连接说明
拿到AD9653采集模块后，可以先把板上接口分成三类：8路模拟输入、时钟与辅助接口、高速板间连接器。了解每类接口的信号方向、电气条件...
FPGA SERDES 通用基础（十五）Xilinx GTP、GTX、GTH 与 GTY 架构演进
Xilinx 不同系列的 GT 收发器延续了 Quad、Channel 和 PCS/PMA 的基本结构，但 PLL 的归属与数量、内部并行宽度、P...
FPGA SERDES 通用基础（九）Xilinx 7 系列 GTX/GTH Buffer Bypass 与相位对齐
GTX/GTH 的 TX Phase Adjust FIFO 和 RX Elastic Buffer 位于 PCS 数据通路中，用于隔离内部并行时...
FPGA番茄时钟：从串口指令到倒计时提醒的硬件实现
目录 一、项目需求及设计思路 1. 项目需求2. 设计思路 二、项目实现 2.1 模块划分2.2 代码实现2.3 仿真波形 三、核心理论基础 3.1 UART...
IDELAYCTRL
IDELAY2/ODELAYE2抽头延迟有效控制当使用IDELAYE2或者ODELAYE2时，至少需要使用一个此组件。此模块提供参考时钟输入&#x...