欢迎光临
我们一直在努力

IO时序模拟JTAG加载V4 FPGA

1,selectmap_init

void selectmap_init(void)
{
rcu_periph_clock_enable(RCU_GPIOB);
//data pins.
gpio_init(GPIOB, GPIO_MODE_OUT_PP,GPIO_OSPEED_50MHZ,GPIO_PIN_15);//data
//control pins.
gpio_init(GPIOB, GPIO_MODE_OUT_PP,GPIO_OSPEED_50MHZ,GPIO_PIN_13); //cclk
gpio_init(GPIOB, GPIO_MODE_OUT_PP,GPIO_OSPEED_50MHZ,GPIO_PIN_0); //prog
//status pins.
gpio_init(GPIOB, GPIO_MODE_IN_FLOATING,GPIO_OSPEED_50MHZ,GPIO_PIN_1); //init
gpio_init(GPIOB, GPIO_MODE_IN_FLOATING,GPIO_OSPEED_50MHZ,GPIO_PIN_2); //done
}</

赞(0)
未经允许不得转载:171主机测评 » IO时序模拟JTAG加载V4 FPGA
分享到: 更多 (0)

评论 抢沙发

  • 昵称 (必填)
  • 邮箱 (必填)
  • 网址