欢迎光临
我们一直在努力

BTTF:面向芯片设计验证智能体系统的EDA基础设施重构方案

BTTF:面向芯片设计验证智能体系统的EDA基础设施重构方案

原文网页:https://arxiv.org/html/2610.06790v1 PDF链接:https://arxiv.org/pdf/2610.06790v1 arXiv编号:arXiv:2610.06790v1 [cs.AI],提交日期:2026‑10‑05

摘要 现代人工智能巨大算力建立在数十亿晶体管规模的复杂片上系统(SoC)之上,但芯片验证工作流至今仍然高度依赖人工操作。尽管大语言模型在电子设计自动化(EDA)领域发展迅速,但现有约74.6%的相关研究集中在静态寄存器传输级(RTL)代码生成,后仿真验证、交互式波形调试方向的研究存在大量空白。 本文提出BTTF(Back‑to‑the‑Future)端到端智能体框架,填补这项基础设施层面的技术缺口。BTTF将海量非结构化仿真转储文件提炼、归一化为关系型SQLite数据库,搭配协同式多智能体编排引擎;可以将自然语言验证查询转换为符合数据库范式的SQL语句,并将信号异常与版本化RTL代码仓库做关联分析。在包含150条专家标注查询的评测基准上,BTTF实现95.33%执行准确率,为实现自主EDA芯片验证提供可行技术路径。

关键词 电子设计自动化EDA;芯片验证;波形调试;多智能体;文本转SQL;RTL;仿真波形;数据库基础设施

目录

  • 引言
  • 相关工作
  • BTTF整体框架
    • 3.1 波形预处理流水线
    • 3.2 大模型驱动多智能体编排引擎
  • 实验结果
    • 4.1 实验环境与评测基准
    • 4.2 波形预处理压缩性能
    • 4.3 框架整体任务准确率
  • 赞(0)
    未经允许不得转载:171主机测评 » BTTF:面向芯片设计验证智能体系统的EDA基础设施重构方案
    分享到: 更多 (0)

    评论 抢沙发

    • 昵称 (必填)
    • 邮箱 (必填)
    • 网址