【驯服野生verilog-mode全记录】day6 —— 最复杂的信号连接匹配示例

前言

相关博文：

https://blog.csdn.net/moon9999/article/details/129528514http://【驯服野生verilog-mode全记录】day5 —— @的使用方式汇总上一篇我们总结了@的使用方式，那么在这一篇文章里我们补充一种@的使用方式，并且看一种最复杂的信号连接匹配方案。

模块准备

目前有一个模块test1.v，其接口为：

module test1 #(
//parameter
)( /*AUTOARG*/
// Inputs
clk, rst_n, m_ace_waddr, m_ace_wcache
);

// –